| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 前言 | 第6-15页 |
| 1.1 工业以太网及其实时性 | 第6-7页 |
| 1.2 工业实时以太网及国内外实现方案 | 第7-12页 |
| 1.2.1 常规以太网解决方案 | 第7页 |
| 1.2.2 TCP/IP协议之上增加实时数据交换方案 | 第7-9页 |
| 1.2.3 为实时通信提供旁路通道 | 第9页 |
| 1.2.4 采用集中调度提高实时性的方案 | 第9-12页 |
| 1.2.5 采用“集总帧”通信方式及总线拓扑结构 | 第12页 |
| 1.3 基于IEEE1588协议的以太网时间同步方案 | 第12-14页 |
| 1.4 设计目标及文章结构 | 第14-15页 |
| 第二章 以太网MAC层协议 | 第15-25页 |
| 2.1 MAC层的功能 | 第15页 |
| 2.2 MAC帧结构 | 第15-17页 |
| 2.3 与介质无关的接口(MII) | 第17-20页 |
| 2.4 半双工模式下的CSMA/CD机制 | 第20-22页 |
| 2.5 全双工以太网流量控制 | 第22-23页 |
| 2.6 CRC校验算法 | 第23-25页 |
| 第三章 1EEE1588精确时钟同步协议 | 第25-36页 |
| 3.1 IEEE1588协议概述 | 第25-26页 |
| 3.2 IEEE1588消息报文 | 第26-29页 |
| 3.3 PTP协议时间同步校准原理 | 第29-30页 |
| 3.4 影响时钟同步的因素 | 第30-32页 |
| 3.5 硬件时钟 | 第32-36页 |
| 第四章 MAC芯片实现 | 第36-59页 |
| 4.1 设计方案 | 第36-37页 |
| 4.2 MII接口协调模块 | 第37-38页 |
| 4.3 MII管理模块 | 第38-40页 |
| 4.4 接收模块 | 第40-44页 |
| 4.4.1 接收控制模块 | 第41-43页 |
| 4.4.2 地址校验模块 | 第43-44页 |
| 4.4.3 CRC校验模块 | 第44页 |
| 4.5 发送模块 | 第44-47页 |
| 4.5.1 发送控制子模块 | 第45-46页 |
| 4.5.2 数据通路模块 | 第46-47页 |
| 4.5.3 随机数产生模块 | 第47页 |
| 4.5.4 计数器模块 | 第47页 |
| 4.5.5 PTP消息帧检测模块 | 第47页 |
| 4.6 全双流量控制模块 | 第47-50页 |
| 4.6.1 接收流量控制模块 | 第47-48页 |
| 4.6.2 发送流量控制模块 | 第48-50页 |
| 4.7 数据缓存模块 | 第50-51页 |
| 4.8 PTP协议实现模块 | 第51-52页 |
| 4.8.1 硬件时钟模块 | 第51-52页 |
| 4.8.2 加盖时间戳模块 | 第52页 |
| 4.8.3 PTP报文类型检测模块 | 第52页 |
| 4.9 寄存器模块 | 第52-53页 |
| 4.10 Wishbone总线模块 | 第53-59页 |
| 4.10.1 Wishbone主端口模块 | 第54-56页 |
| 4.10.2 Wishbone总线从端口模块 | 第56-59页 |
| 第五章 MAC芯片验证 | 第59-70页 |
| 5.1 RTL级验证 | 第59-64页 |
| 5.1.1 MIIM端口功能验证 | 第59-60页 |
| 5.1.2 全双工模式验证 | 第60-62页 |
| 5.1.3 半双工模式CSMA/CD机制验证 | 第62-63页 |
| 5.1.4 PTP数据帧加盖时间戳 | 第63-64页 |
| 5.1.5 硬件时钟校准功能验证 | 第64页 |
| 5.2 FPGA综合、验证 | 第64-70页 |
| 5.2.1 FPGA验证平台 | 第64-65页 |
| 5.2.2 FPGA综合结果 | 第65-67页 |
| 5.2.3 FPGA功能验证 | 第67-70页 |
| 第六章 总结与展望 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-74页 |
| 附录 MAC寄存器 | 第74-78页 |