基于FPGA的宽带跳频同步通信系统的部分设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题研究背景与意义 | 第9-10页 |
| 1.2 本课题的主要工作 | 第10-11页 |
| 1.3 本论文的结构安排 | 第11-13页 |
| 第二章 Link16跳频通信技术研究 | 第13-25页 |
| 2.1 Link16系统发展及现状研究 | 第13-14页 |
| 2.2 Link16系统软件架构研究 | 第14-16页 |
| 2.3 Link16关键技术研究 | 第16-22页 |
| 2.3.1 跳频关键技术 | 第16-18页 |
| 2.3.2 同步技术 | 第18-22页 |
| 2.4 Link16帧格式 | 第22页 |
| 2.5 本章小结 | 第22-25页 |
| 第三章 跳频同步方案研究与设计 | 第25-41页 |
| 3.1 跳频发送方案 | 第25-29页 |
| 3.1.1 NCO在FPGA内部 | 第25-27页 |
| 3.1.2 NCO在DA芯片内部 | 第27-29页 |
| 3.2 同步接收方案 | 第29-38页 |
| 3.2.1 同步码选取 | 第31-34页 |
| 3.2.2 搜索态 | 第34-36页 |
| 3.2.3 校核态 | 第36-37页 |
| 3.2.4 控制态 | 第37-38页 |
| 3.2.5 方案优势 | 第38页 |
| 3.3 本章小结 | 第38-41页 |
| 第四章 跳频收发平台设计 | 第41-65页 |
| 4.1 平台指标参数 | 第41页 |
| 4.2 时钟控制模块 | 第41-44页 |
| 4.3 Link16发信机的设计 | 第44-50页 |
| 4.3.1 扩频模块 | 第45-46页 |
| 4.3.2 MSK调制模块 | 第46-50页 |
| 4.3.3 频率控制模块 | 第50页 |
| 4.4 Link16接收机的设计 | 第50-62页 |
| 4.4.1 数字混频模块 | 第51-55页 |
| 4.4.2 MSK解调模块 | 第55页 |
| 4.4.3 搜索态模块 | 第55-60页 |
| 4.4.4 校核态块模块 | 第60-61页 |
| 4.4.5 解扩模块 | 第61-62页 |
| 4.5 本章小结 | 第62-65页 |
| 第五章 收发平台的FPGA验证 | 第65-73页 |
| 5.1 发射机的FPGA验证 | 第65-68页 |
| 5.1.1 MSK调制模块 | 第66-68页 |
| 5.1.2 跳频发送模块 | 第68页 |
| 5.2 接收机的FPGA验证 | 第68-71页 |
| 5.2.1 MSK解调模块 | 第69-70页 |
| 5.2.2 搜索态模块 | 第70页 |
| 5.2.3 校核态模块 | 第70-71页 |
| 5.2.4 解扩模块 | 第71页 |
| 5.3 本章小结 | 第71-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 论文工作总结 | 第73-74页 |
| 6.2 论文工作展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 致谢 | 第79-81页 |
| 硕士期间发表论文情况 | 第81页 |
