多通道GNSS接收信号处理平台设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
缩略语对照表 | 第12-16页 |
第一章 绪论 | 第16-20页 |
1.1 研究背景和意义 | 第16-17页 |
1.2 国内外研究现状 | 第17-18页 |
1.3 本文主要工作和内容安排 | 第18-20页 |
第二章 平台的整体方案设计 | 第20-28页 |
2.1 系统架构设计 | 第20-21页 |
2.2 主模块需求分析 | 第21-23页 |
2.2.1 信号采集模块的需求分析 | 第21-23页 |
2.2.2 信号处理模块的需求分析 | 第23页 |
2.3 主模块器件选型 | 第23-26页 |
2.3.1 信号采集模块器件选型 | 第23-24页 |
2.3.2 信号解调与基带处理模块器件选型 | 第24-25页 |
2.3.3 数据解算与控制模块器件选型 | 第25-26页 |
2.4 本章小结 | 第26-28页 |
第三章 平台的硬件原理设计 | 第28-50页 |
3.1 信号采集模块设计 | 第28-32页 |
3.1.1 ADC前端驱动电路 | 第28-29页 |
3.1.2 ADC配置电路 | 第29-30页 |
3.1.3 ADC时钟电路 | 第30-31页 |
3.1.4 ADC电源电路 | 第31-32页 |
3.2 信号解调与基带处理模块设计 | 第32-37页 |
3.2.1 FPGA启动加载电路 | 第32-35页 |
3.2.2 FPGA片外存储电路 | 第35页 |
3.2.3 FPGA时钟电路 | 第35-37页 |
3.2.4 FPGA电源电路 | 第37页 |
3.3 数据解算与控制模块设计 | 第37-44页 |
3.3.1 双DSP引导调试电路 | 第38-39页 |
3.3.2 DSP片外存储电路 | 第39-42页 |
3.3.3 DSP其它外围电路 | 第42-43页 |
3.3.4 DSP时钟电路 | 第43-44页 |
3.3.5 DSP电源电路 | 第44页 |
3.4 外围通讯模块设计 | 第44-46页 |
3.5 时钟分配网络设计 | 第46-47页 |
3.5.1 平台时钟源设计 | 第46-47页 |
3.5.2 ADC采样时钟源设计 | 第47页 |
3.6 电源分配网络设计 | 第47-49页 |
3.7 本章小结 | 第49-50页 |
第四章 平台的电磁兼容PCB设计 | 第50-70页 |
4.1 PCB框架设计 | 第50-52页 |
4.1.1 元件布局和板面积 | 第50-51页 |
4.1.2 板级材料选型 | 第51页 |
4.1.3 叠层结构 | 第51-52页 |
4.1.4 传输线阻抗 | 第52页 |
4.2 高速信号互连设计 | 第52-69页 |
4.2.1 高速信号的定义 | 第52-53页 |
4.2.2 反射的解决方案 | 第53-57页 |
4.2.3 串扰的解决方案 | 第57-60页 |
4.2.4 电磁干扰的解决方案 | 第60-64页 |
4.2.5 高速走线的拓扑结构 | 第64-65页 |
4.2.6 PCB布线后仿真 | 第65-69页 |
4.3 本章小结 | 第69-70页 |
第五章 平台的驱动软件设计 | 第70-86页 |
5.1 DSP底层驱动设计 | 第70-75页 |
5.1.1 存储空间初始化 | 第70-71页 |
5.1.2 PLL初始化 | 第71-72页 |
5.1.3 EMIF初始化 | 第72-73页 |
5.1.4 中断初始化 | 第73-74页 |
5.1.5 二次引导 | 第74-75页 |
5.2 FPGA底层驱动设计 | 第75-80页 |
5.2.1 I/O引脚 | 第75-76页 |
5.2.2 时钟模块 | 第76页 |
5.2.3 高速总线接 | 第76-79页 |
5.2.4 USB传输接 | 第79-80页 |
5.3 软硬件测试与验证 | 第80-85页 |
5.3.1 电源测试 | 第80-82页 |
5.3.2 时钟测试 | 第82页 |
5.3.3 ADC测试 | 第82-83页 |
5.3.4 DSP、FPGA联合测试 | 第83页 |
5.3.5 USB接.传输性能测试 | 第83-84页 |
5.3.6 卫星信号处理功能验证 | 第84-85页 |
5.4 本章小结 | 第85-86页 |
第六章 总结和展望 | 第86-88页 |
6.1 工作总结 | 第86页 |
6.2 研究展望 | 第86-88页 |
参考文献 | 第88-92页 |
致谢 | 第92-94页 |
作者简介 | 第94-95页 |