突发通信接收机设计及相关模块FPGA实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景与意义 | 第15-16页 |
| 1.2 国内外的研究状况 | 第16-18页 |
| 1.3 项目要求与章节安排 | 第18-19页 |
| 第二章 混合扩频系统的原理分析 | 第19-33页 |
| 2.1 多进制扩频系统基本原理 | 第19-20页 |
| 2.2 循环码移键控的基本原理 | 第20-23页 |
| 2.3 RS码译码原理 | 第23-30页 |
| 2.4 混合扩频系统的基本原理及同步技术 | 第30-32页 |
| 2.4.1 混合扩频系统的基本原理 | 第30页 |
| 2.4.2 同步的捕获 | 第30-31页 |
| 2.4.3 同步的跟踪 | 第31-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 系统方案设计 | 第33-45页 |
| 3.1 系统总体方案设计 | 第33-40页 |
| 3.1.1 帧结构与跳频的同步 | 第34页 |
| 3.1.2 同步头捕获 | 第34-37页 |
| 3.1.3 同步跟踪 | 第37-38页 |
| 3.1.4 解扩方案 | 第38-39页 |
| 3.1.5 RS译码方案 | 第39-40页 |
| 3.2 系统的硬件设计 | 第40-43页 |
| 3.2.1 系统的硬件组成 | 第40-41页 |
| 3.2.2 器件与芯片的选择 | 第41-43页 |
| 3.3 本章小结 | 第43-45页 |
| 第四章 系统相关模块的FPGA设计 | 第45-65页 |
| 4.1 系统模块的FPGA设计 | 第45-63页 |
| 4.1.1 时钟模块 | 第45页 |
| 4.1.2 总体控制模块 | 第45-46页 |
| 4.1.3 同步头捕获模块 | 第46-51页 |
| 4.1.4 跟踪与解扩模块 | 第51-58页 |
| 4.1.5 RS码译码模块 | 第58-62页 |
| 4.1.6 联合仿真 | 第62-63页 |
| 4.2 本章小结 | 第63-65页 |
| 第五章 结论和展望 | 第65-67页 |
| 5.1 研究结论 | 第65页 |
| 5.2 研究展望 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 致谢 | 第69-71页 |
| 作者简介 | 第71页 |
| 1. 基本情况 | 第71页 |
| 2. 教育背景 | 第71页 |
| 3. 攻读硕士学位期间的研究成果 | 第71页 |
