基于PCI总线的串行通讯控制器的设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 研究内容与设计指标 | 第11页 |
| 1.3.1 研究内容 | 第11页 |
| 1.3.2 设计指标 | 第11页 |
| 1.4 论文组织结构 | 第11-13页 |
| 第二章 相关技术分析 | 第13-25页 |
| 2.1 HDLC协议 | 第13-20页 |
| 2.1.1 HDLC协议的特点 | 第13页 |
| 2.1.2 HDLC协议的操作方式 | 第13-14页 |
| 2.1.3 HDLC协议的帧结构 | 第14-15页 |
| 2.1.4 控制字段 | 第15-18页 |
| 2.1.5 HDLC协议的操作 | 第18-20页 |
| 2.2 PCI总线协议 | 第20-23页 |
| 2.2.1 PCI总线的特点 | 第20页 |
| 2.2.2 PCI总线信号 | 第20-22页 |
| 2.2.3 PCI总线操作 | 第22-23页 |
| 2.3 本章小结 | 第23-25页 |
| 第三章 串行通讯控制器的系统结构 | 第25-35页 |
| 3.1 串行通讯控制器的整体架构 | 第25页 |
| 3.2 HDLC协议的数据处理模块 | 第25-29页 |
| 3.2.1 数据发送处理模块 | 第26-27页 |
| 3.2.2 数据接收处理模块 | 第27-29页 |
| 3.3 PCI与HDLC的接口通讯 | 第29页 |
| 3.4 HDLC控制器的设计分析 | 第29-33页 |
| 3.5 本章小结 | 第33-35页 |
| 第四章 HDLC控制器的硬件设计 | 第35-49页 |
| 4.1 HDLC发送模块的设计 | 第35-42页 |
| 4.1.1 并串移位寄存器的设计 | 第35-36页 |
| 4.1.2 16/32位FCS发生器的设计 | 第36-37页 |
| 4.1.3 零插入模块的设计 | 第37-38页 |
| 4.1.4 标志停止字产生模块的设计 | 第38-39页 |
| 4.1.5 发送控制模块的设计 | 第39-42页 |
| 4.2 HDLC接收模块的设计实现 | 第42-47页 |
| 4.2.1 标志停止字检测模块的设计 | 第42-43页 |
| 4.2.2 零检测模块的设计 | 第43页 |
| 4.2.3 FCS校验器的设计 | 第43-44页 |
| 4.2.4 串并转换模块的设计 | 第44-45页 |
| 4.2.5 接收控制模块的设计 | 第45-47页 |
| 4.3 本章小结 | 第47-49页 |
| 第五章 验证及结果分析 | 第49-61页 |
| 5.1 模块级功能验证 | 第49-52页 |
| 5.1.1 FCS功能验证 | 第49-50页 |
| 5.1.2 零插入功能验证 | 第50页 |
| 5.1.3 发送模块功能验证 | 第50-51页 |
| 5.1.4 零检测功能验证 | 第51页 |
| 5.1.5 接收模块功能验证 | 第51页 |
| 5.1.6 FCS错误验证 | 第51-52页 |
| 5.2 DC综合与时序验证 | 第52-53页 |
| 5.3 FPGA实现及验证 | 第53-60页 |
| 5.3.1 FPGA设计流程 | 第54-55页 |
| 5.3.2 ISE综合 | 第55-58页 |
| 5.3.3 ISE实现 | 第58-59页 |
| 5.3.4 FPGA资源对比 | 第59页 |
| 5.3.5 上板验证 | 第59-60页 |
| 5.4 本章小结 | 第60-61页 |
| 第六章 总结与展望 | 第61-63页 |
| 6.1 总结 | 第61页 |
| 6.2 展望 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-67页 |
| 攻读硕士学位期间发表的论文 | 第67-69页 |
| 附录 | 第69-77页 |
