面向密码应用FPGA高级综合关键技术研究
摘要 | 第1-11页 |
Abstract | 第11-13页 |
第一章 绪论 | 第13-31页 |
·研究背景 | 第13-18页 |
·课题背景 | 第13-14页 |
·可重构计算 | 第14-16页 |
·FPGA的优势和困境 | 第16-18页 |
·课题来源 | 第18页 |
·高级综合发展现状 | 第18-22页 |
·类C语言技术 | 第18-19页 |
·直接编译技术 | 第19-21页 |
·高级综合的挑战 | 第21-22页 |
·加密应用简介 | 第22-27页 |
·Word文件加密 | 第23-24页 |
·Pdf文件加密 | 第24-25页 |
·Linux口令加密 | 第25-27页 |
·本文的主要工作 | 第27-29页 |
·基于IP核的高级综合框架 | 第27-28页 |
·高效IP核的表示与实现 | 第28页 |
·硬件结构的数据流图优化 | 第28-29页 |
·资源约束下的设计空间探索 | 第29页 |
·本文的组织结构 | 第29-31页 |
第二章 基于IP核的高级综合框架 | 第31-45页 |
·高级综合系统框架 | 第31-32页 |
·前端图形化的描述 | 第32-34页 |
·可重构模块库的描述 | 第34-39页 |
·算法IP核 | 第35-36页 |
·控制IP核 | 第36-38页 |
·特殊IP核 | 第38-39页 |
·流水线的时空特性描述 | 第39-41页 |
·IP核时空描述 | 第39-40页 |
·流水线的时空描述 | 第40-41页 |
·高级综合的中间表示 | 第41-43页 |
·数据流图 | 第41-42页 |
·控制流图 | 第42-43页 |
·层次任务图 | 第43页 |
·本章小结 | 第43-45页 |
第三章 面向密码应用的细粒度并行算法与结构 | 第45-63页 |
·密码硬件并行算法研究现状 | 第45-47页 |
·对称加密细粒度并行算法 | 第47-53页 |
·DES算法 | 第47-49页 |
·IDEA算法 | 第49-50页 |
·RC5算法 | 第50-51页 |
·性能分析 | 第51-53页 |
·Hash算法的硬件细粒度并行 | 第53-56页 |
·MD5算法 | 第53-54页 |
·SHA256算法 | 第54-55页 |
·性能分析 | 第55-56页 |
·数字签名算法的硬件并行算法 | 第56-62页 |
·RSA算法介绍 | 第56-58页 |
·算法硬件设计 | 第58-61页 |
·性能分析 | 第61-62页 |
·本章小结 | 第62-63页 |
第四章 高级综合优化和代码生成方法 | 第63-79页 |
·研究背景 | 第63-64页 |
·基于硬件流图的流水线表示 | 第64-66页 |
·软件流程图描述 | 第64-65页 |
·硬件流程图描述 | 第65-66页 |
·基于硬件流图的资源绑定算法 | 第66-70页 |
·循环模块绑定 | 第67-68页 |
·分支模块绑定算法 | 第68-69页 |
·同步模块绑定 | 第69-70页 |
·面向硬件结构的数据流图优化技术 | 第70-74页 |
·面向分支模块优化 | 第71页 |
·面向流水线IP核重用算法 | 第71-74页 |
·资源约束下的设计空间探索算法 | 第74-76页 |
·资源资源评估 | 第74-75页 |
·最小资源探索算法 | 第75-76页 |
·高级综合代码生成算法 | 第76-78页 |
·本章小结 | 第78-79页 |
第五章 面向加密应用的高级综合原型系统 | 第79-95页 |
·FPGA原型系统的体系结构 | 第79-82页 |
·系统逻辑结构 | 第79-80页 |
·顶层模块的控制 | 第80-81页 |
·处理单元的逻辑控制 | 第81页 |
·原型测试平台 | 第81-82页 |
·代码生成示例 | 第82-89页 |
·Word口令加密的流水线 | 第82-84页 |
·Linux口令加密的流水线 | 第84-85页 |
·并行计算程序 | 第85-88页 |
·代码生成测试 | 第88-89页 |
·高级综合的性能实现对比 | 第89-93页 |
·word口令加密 | 第90-91页 |
·系统口令加密 | 第91页 |
·SSL协议加密应用 | 第91-93页 |
·本章小结 | 第93-95页 |
第六章 结束语 | 第95-98页 |
·结论 | 第95-96页 |
·展望 | 第96-98页 |
致谢 | 第98-99页 |
参考文献 | 第99-104页 |
作者在学期间取得的学术成果 | 第104-105页 |
作者在学期间参与的科研工作和所获专利 | 第105页 |