| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 插图索引 | 第10-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-22页 |
| ·研究背景 | 第12-15页 |
| ·国内外研究现状 | 第15-20页 |
| ·GPU 通用计算的发展 | 第15-18页 |
| ·FFT 算法的研究现状 | 第18-20页 |
| ·研究内容及论文组织 | 第20-22页 |
| 第2章 CUDA 并行模型及编程环境 | 第22-35页 |
| ·CUDA 编程模型 | 第22-26页 |
| ·CUDA 软件架构 | 第22-23页 |
| ·主机与设备 | 第23-25页 |
| ·nvcc 编译器 | 第25-26页 |
| ·CUDA 存储器模型 | 第26-32页 |
| ·寄存器 | 第26页 |
| ·局部存储器 | 第26-27页 |
| ·共享存储器 | 第27-30页 |
| ·全局存储器 | 第30页 |
| ·固定存储器 | 第30页 |
| ·纹理存储器 | 第30-32页 |
| ·CUDA 执行模型 | 第32-33页 |
| ·CUDA 语法介绍 | 第33-34页 |
| ·小结 | 第34-35页 |
| 第3章 快速傅立叶变换 FFT | 第35-44页 |
| ·离散傅立叶变换定义 | 第35-36页 |
| ·快速傅立叶变换的基本思想 | 第36-43页 |
| ·时域抽取法基-2 FFT 基本原理 | 第37-39页 |
| ·DIT-FFT 算法与直接计算 DFT 运算量的比较 | 第39-40页 |
| ·DIT-FFT 算法的特点 | 第40-43页 |
| ·小结 | 第43-44页 |
| 第4章 快速傅立叶算法设计 | 第44-53页 |
| ·快速傅立叶串行算法 | 第44-48页 |
| ·倒位序重排算法 | 第44-46页 |
| ·快速傅立叶串行算法 | 第46-48页 |
| ·快速傅立叶并行化分析 | 第48-50页 |
| ·快速傅立叶并行算法 | 第50-51页 |
| ·小结 | 第51-53页 |
| 第5章 基于 CUDA 异构模型的快速傅立叶算法实现 | 第53-64页 |
| ·实验平台及环境搭建 | 第53-54页 |
| ·建立 CPU+GPU 异构模型 | 第54-55页 |
| ·实验结果的分析 | 第55-62页 |
| ·FFT 串行算法实验结果分析 | 第55-58页 |
| ·FFT 并行算法实验结果分析 | 第58-61页 |
| ·FFT 串行/并行算法实验结果分析 | 第61-62页 |
| ·小结 | 第62-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69页 |