| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 引言 | 第10-12页 |
| 1 绪论 | 第12-15页 |
| ·低功耗存储器设计动因 | 第13-14页 |
| ·能量恢复型技术 | 第14页 |
| ·仿真工具以及模型简介 | 第14-15页 |
| 2 传统CMOS 电路结构及其漏电流 | 第15-26页 |
| ·静态CMOS 电路的功耗分析 | 第15-19页 |
| ·CMOS 电路的功耗来源[13] | 第15-16页 |
| ·CMOS 电路中的漏功耗 | 第16-19页 |
| ·传统静态CMOS 电路漏功耗减小技术 | 第19-25页 |
| ·源极反偏法 | 第19-21页 |
| ·多阈值技术（MTCMOS） | 第21-23页 |
| ·双阈值技术 | 第23-24页 |
| ·沟道长度偏置技术 | 第24页 |
| ·双_栅氧化层厚度技术 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 3 CPAL 电路及其漏功耗减小技术 | 第26-35页 |
| ·CPAL 电路及其漏电流来源 | 第26-30页 |
| ·能量恢复型电路 | 第26-27页 |
| ·CPAL 绝热逻辑[25] | 第27-29页 |
| ·功率时钟的设置 | 第29页 |
| ·CPAL 电路的漏电流来源 | 第29-30页 |
| ·CPAL SRAM 中单元电路的低功耗设计 | 第30-34页 |
| ·仿真电路以及环境设置 | 第30-31页 |
| ·双阈值法 | 第31页 |
| ·沟道长度偏置技术 | 第31-32页 |
| ·双_栅氧化层厚度技术 | 第32-34页 |
| ·本章小结 | 第34-35页 |
| 4 CPAL SRAM 设计 | 第35-49页 |
| ·CPAL SRAM 的电路结构 | 第36-38页 |
| ·存储单元 | 第38-41页 |
| ·传统六管存储单元结构 | 第38-39页 |
| ·存储单元漏电流分析 | 第39-40页 |
| ·八管存储单元结构 | 第40-41页 |
| ·地址译码器及读写字线驱动 | 第41-42页 |
| ·读/写驱动及灵敏放大器 | 第42-44页 |
| ·两相功率时钟产生器和门控 | 第44-46页 |
| ·两相功率时钟产生电路 | 第44-45页 |
| ·针对门控电路的漏电流减小方案——多阈值技术 | 第45-46页 |
| ·总体版图验证 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 5 CPAL SRAM 低功耗设计方案 | 第49-58页 |
| ·双阈值法（Dual Threshold） | 第49-52页 |
| ·沟道长度偏置法（Gate-Length Biasing Technique） | 第52-54页 |
| ·近阈值法（Voltage Scaling） | 第54-57页 |
| ·本章小结 | 第57-58页 |
| 6 总结与展望 | 第58-60页 |
| ·论文的主要成果 | 第58-59页 |
| ·展望 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 在学研究成果 | 第64-65页 |
| 致谢 | 第65页 |