基于FPGA的某雷达数字化接收机算法研究及工程实现
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题来源及研究的目的和意义 | 第10-11页 |
| ·国内外中频数字化接收机现状 | 第11-14页 |
| ·国外数字化接收机研究现状 | 第11-12页 |
| ·国内数字化接收机研究现状 | 第12-13页 |
| ·雷达数字化接收机算法研究现状 | 第13-14页 |
| ·FPGA 的基本结构及设计流程概述 | 第14-15页 |
| ·FPGA 的基本结构 | 第14-15页 |
| ·FPGA 的设计流程 | 第15页 |
| ·本文主要研究内容 | 第15-17页 |
| 第2章 雷达信号处理相关理论 | 第17-29页 |
| ·带通均匀欠采样理论 | 第17-18页 |
| ·正交相干检波技术 | 第18-22页 |
| ·模拟混频正交技术 | 第18-19页 |
| ·数字混频正交技术 | 第19-20页 |
| ·基于多相滤波的数字正交变换 | 第20-22页 |
| ·基于FPGA 滤波器的设计 | 第22-24页 |
| ·直接乘累加滤波器设计方法 | 第22-23页 |
| ·基于分布式算法的滤波器设计 | 第23-24页 |
| ·目标速度的测量 | 第24-26页 |
| ·多普勒效应 | 第25页 |
| ·雷达测速原理 | 第25-26页 |
| ·雷达测速的实现方法 | 第26-28页 |
| ·多普勒滤波器组 | 第26-27页 |
| ·多普勒滤波器组的实现方法 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 总体设计方案论证及仿真 | 第29-39页 |
| ·中频接收系统的正交性能分析 | 第29-34页 |
| ·基于数字混频的中频欠采样正交性能分析 | 第29-32页 |
| ·基于多相滤波的中频欠采样正交性能分析 | 第32-34页 |
| ·动目标检测的性能分析 | 第34-36页 |
| ·回波信号的产生与仿真 | 第35页 |
| ·脉冲积累与数据重排 | 第35-36页 |
| ·总体方案设计与可行性分析 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 雷达中频数字化接收系统的工程实现 | 第39-49页 |
| ·雷达中频接收系统的硬件结构 | 第39-41页 |
| ·中频采样AD 器件 | 第40-41页 |
| ·Virtex-Ⅱ系列FPGA 简介 | 第41页 |
| ·基于FPGA 的雷达中频接收系统设计与测试 | 第41-48页 |
| ·AD 采样和I/Q 数据抽取模块 | 第41-43页 |
| ·基于分布式算法的滤波器测试与应用 | 第43-46页 |
| ·中频接收系统的性能测试 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第5章 基于FPGA 的多普勒滤波器组的工程实现 | 第49-66页 |
| ·时域抽取调序与缓存 | 第49-51页 |
| ·双口RAM | 第49-50页 |
| ·阵列调序 | 第50-51页 |
| ·Xilinx XFFT V3.2 IP 核 | 第51-54页 |
| ·地址控制器的设计 | 第54-58页 |
| ·FFT 控制模块 | 第54页 |
| ·写模块 | 第54-56页 |
| ·读模块 | 第56页 |
| ·测试结果 | 第56-58页 |
| ·基于FPGA 的定点浮点转化模块 | 第58-62页 |
| ·IEEE 754 标准浮点数定义 | 第58页 |
| ·处理方案 | 第58-60页 |
| ·测试结果 | 第60-62页 |
| ·总体方案工程实现的结果及分析 | 第62-65页 |
| ·时域仿真结果 | 第62-63页 |
| ·频域仿真结果 | 第63-64页 |
| ·FPGA 综合报告 | 第64-65页 |
| ·本章小结 | 第65-66页 |
| 结论 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72页 |
