| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景及来源 | 第8-9页 |
| ·微控制器概况 | 第9-10页 |
| ·国外微控制器的发展过程及现状 | 第9页 |
| ·国内微处理器的发展状况 | 第9-10页 |
| ·目标FPGA器件选型 | 第10页 |
| ·设计的参照MCU-AT90S1200 | 第10-11页 |
| ·本文要完成的工作及章节内容安排 | 第11-13页 |
| 第2章 RISC_MCU体系结构 | 第13-40页 |
| ·CPU概述 | 第13页 |
| ·指令系统分析 | 第13-27页 |
| ·RISC与CISC | 第13-15页 |
| ·RISC与总线结构 | 第15-17页 |
| ·寻址方式与指令结构的定义 | 第17-24页 |
| ·指令编码 | 第24-27页 |
| ·指令时序分析 | 第27-31页 |
| ·指令的执行周期分析 | 第27-28页 |
| ·指令流水线 | 第28-29页 |
| ·引入流水线后程序记数器的工作情况 | 第29页 |
| ·引入流水线后引起的冲突 | 第29-31页 |
| ·RISC MCU的总体的结构规划 | 第31-38页 |
| ·RISC_MCU的外部引脚规划 | 第31-32页 |
| ·RISC_MCU的整体框图 | 第32-35页 |
| ·RISC_MCU寄存器间的关系 | 第35-37页 |
| ·RISC_MCU的控制信号特性 | 第37-38页 |
| ·设计流程及设计工具 | 第38-40页 |
| 第3章 RISC_MCU数据通路设计 | 第40-71页 |
| ·程序记数器模块(PC) | 第40-43页 |
| ·指令寄存器模块(IR) | 第43-44页 |
| ·程序存储器模块(PROGRAM ROM) | 第44-45页 |
| ·通用寄存器模块(GENERAL PURPOSE REGISTER FILE) | 第45-48页 |
| ·状态寄存器模块(STATUS REGISTER) | 第48-49页 |
| ·ALU模块 | 第49-58页 |
| ·取指单元(Fetch Oprand Unit) | 第53-54页 |
| ·执行单元(Execution Unit) | 第54-56页 |
| ·跳转判断单元(Skip Evaluation Unit) | 第56-57页 |
| ·状态产生单元(Flag Evaluation Unit) | 第57-58页 |
| ·数据存储器模块(DATARAM) | 第58-60页 |
| ·I/O接口模块(PORT) | 第60-63页 |
| ·定时器/计数器模块(TIMER/COUNTER) | 第63-67页 |
| ·外部中断模块(EXTERNAL INTERRUPT) | 第67-71页 |
| 第4章 RISC_MCU控制单元的设计 | 第71-84页 |
| ·指令译码单元 | 第71-72页 |
| ·有限状态机(FSM) | 第72-74页 |
| ·系统状态转移图 | 第74-79页 |
| ·单周期执行指令 | 第75-76页 |
| ·无条件分支指令 | 第76-77页 |
| ·条件分支指令 | 第77-78页 |
| ·SLEEP状态 | 第78页 |
| ·其它状态 | 第78-79页 |
| ·状态机的输出控制信号 | 第79-81页 |
| ·控制单元中的其它子功能块 | 第81-84页 |
| ·取指阶段的控制信号 | 第81页 |
| ·指令回取寄存器(IBR) | 第81-82页 |
| ·对I/O的译码 | 第82页 |
| ·跳转条件判断单元 | 第82-84页 |
| 第5章 RISC_MCU的仿真测试及验证 | 第84-98页 |
| ·验证和测试基本概念 | 第84-86页 |
| ·形式验证与仿真验证 | 第84-85页 |
| ·Test Bench | 第85-86页 |
| ·RISC_MCU各模块的组合 | 第86-87页 |
| ·RISC_MCU的功能仿真 | 第87-97页 |
| ·仿真的工具选择 | 第87页 |
| ·仿真的方法及步骤 | 第87-90页 |
| ·仿真方案及结果分析 | 第90-97页 |
| ·总结 | 第97-98页 |
| 第6章 总结与展望 | 第98-100页 |
| 参考文献 | 第100-103页 |
| 作者在攻读硕士学位期间发表的学术论文 | 第103-104页 |
| 致谢 | 第104页 |
