| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 引言 | 第13-19页 |
| ·国内外研究现状及发展趋势 | 第13-16页 |
| ·研究的意义与目的 | 第16页 |
| ·论文的主要工作 | 第16-19页 |
| ·论文背景 | 第16-18页 |
| ·论文结构安排 | 第18-19页 |
| 第二章 流水线ADC 概述 | 第19-30页 |
| ·理想ADC 的转换特性 | 第19-20页 |
| ·流水线ADC 的性能参数及仿真测试原理 | 第20-24页 |
| ·静态性能参数及其仿真测试原理 | 第20-22页 |
| ·动态性能参数及其仿真测试原理 | 第22-24页 |
| ·流水线ADC 的电路误差来源 | 第24-27页 |
| ·运放的有限增益误差 | 第24-25页 |
| ·电容失配 | 第25-26页 |
| ·比较器失调误差 | 第26页 |
| ·运放失调误差及寄生电容 | 第26页 |
| ·电荷注入误差 | 第26-27页 |
| ·流水线ADC 的关键单元模型 | 第27-29页 |
| ·Sub-ADC 和MDAC 的系统结构 | 第27-28页 |
| ·冗余位校正原理 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 Offline 数字校准算法及其改进 | 第30-42页 |
| ·Offline 数字校准算法理论研究 | 第30-36页 |
| ·Offline 算法理论 | 第30-33页 |
| ·功能仿真验证 | 第33-36页 |
| ·Offline 数字校准算法的改进思路 | 第36-41页 |
| ·改进的Offline 算法 | 第37-38页 |
| ·功能仿真验证 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 “4×3+3”结构ADC 的数字校准算法设计 | 第42-51页 |
| ·流水线ADC 的电路模型及Offline 算法原理 | 第42-47页 |
| ·“4×3+3”结构的流水线ADC 模型 | 第42-44页 |
| ·“4×3+3”结构的Offline 算法原理 | 第44-47页 |
| ·Offline 算法的性能仿真 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第五章 Offline 算法的验证与实现 | 第51-70页 |
| ·ASIC 设计流程 | 第51-52页 |
| ·算法的功能验证 | 第52-56页 |
| ·数字校准算法的验证方案 | 第52-53页 |
| ·电路构架与优化 | 第53-55页 |
| ·算法电路的前仿真 | 第55-56页 |
| ·逻辑综合 | 第56-61页 |
| ·逻辑综合概述 | 第56-57页 |
| ·逻辑综合流程 | 第57-61页 |
| ·算法电路的逻辑综合 | 第61页 |
| ·形式验证 | 第61-63页 |
| ·形式验证概述 | 第62页 |
| ·算法电路的形式验证结果 | 第62-63页 |
| ·静态时序分析 | 第63-68页 |
| ·静态时序分析概述 | 第63-65页 |
| ·算法电路的静态时序分析结果 | 第65-68页 |
| ·版图设计结果 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-72页 |
| ·总结 | 第70-71页 |
| ·展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 研究生期间的科研成果 | 第76-77页 |