| 第一章 绪论 | 第1-16页 |
| ·课题背景 | 第9-12页 |
| ·可重构问题的提出 | 第9-10页 |
| ·可重构实现方法 | 第10-12页 |
| ·可重构技术的发展与研究现状 | 第12-14页 |
| ·可重构技术的发展 | 第12-13页 |
| ·可重构技术的研究现状 | 第13-14页 |
| ·课题研究的意义及主要内容 | 第14-16页 |
| ·课题研究的意义 | 第14页 |
| ·课题研究的主要内容 | 第14-16页 |
| 第二章 基于FPGA的可重构系统构成原理 | 第16-23页 |
| ·FPGA简介 | 第16-18页 |
| ·基于FPGA的可重构系统构成原理 | 第18-23页 |
| ·FPGA配置模式选择 | 第19-21页 |
| ·FPGA配置控制器选择 | 第21页 |
| ·FPGA配置存储器选择 | 第21-23页 |
| 第三章 基于FPGA的可重构系统硬件电路设计 | 第23-33页 |
| ·电源电路设计 | 第23-26页 |
| ·可重构电路设计 | 第26-30页 |
| ·PC机与CPLD串行通讯电路 | 第26-27页 |
| ·CPLD读写FLASH存储器电路 | 第27-28页 |
| ·CPLD配置FPGA电路 | 第28-30页 |
| ·A/D转换电路设计 | 第30-32页 |
| ·E~2PROM读写电路设计 | 第32-33页 |
| 第四章 基于FPGA的可重构系统VERILOG程序设计 | 第33-63页 |
| ·CPLD中模块设计 | 第34-52页 |
| ·FPGA配置数据流的接收与存储 | 第34-43页 |
| ·异步接收器模块Verilog程序设计 | 第35-38页 |
| ·FLASH写控制器模块Verilog程序设计 | 第38-43页 |
| ·FPGA配置数据流的读取与配置FPGA | 第43-52页 |
| ·FLASH读控制器模块Verilog程序设计 | 第44-47页 |
| ·FPGA配置模块Verilog程序设计 | 第47-52页 |
| ·FPGA中模块设计 | 第52-63页 |
| ·FPGA控制ADC采样模块Verilog程序设计 | 第52-55页 |
| ·FPGA读写E~2PROM | 第55-63页 |
| ·E~2PROM写控制器模块Verilog程序设计 | 第56-59页 |
| ·E~2PROM读控制器模块Verilog程序设计 | 第59-63页 |
| 第五章 基于FPGA的可重构系统实验分析与应用 | 第63-75页 |
| ·基于FPGA的可重构系统时序仿真 | 第63-70页 |
| ·异步接收器模块时序仿真 | 第63-64页 |
| ·FLASH写控制器模块时序仿真 | 第64-65页 |
| ·FLASH读控制器模块时序仿真 | 第65-66页 |
| ·FPGA配置模块时序仿真 | 第66-67页 |
| ·FPGA控制ADC采样模块时序仿真 | 第67页 |
| ·E~2PROM写控制器模块时序仿真 | 第67-68页 |
| ·E~2PROM读控制器模块时序仿真 | 第68-70页 |
| ·基于FPGA的可重构系统应用 | 第70-75页 |
| ·人工神经网络系统重构过程 | 第70-73页 |
| ·人工神经网络系统重构分析 | 第73-75页 |
| 第六章 结论与展望 | 第75-76页 |
| ·结论 | 第75页 |
| ·展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读学位期间发表的学术论文目录 | 第80-82页 |
