| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·PCI总线的发展现状 | 第7-8页 |
| ·PCI总线接口设计方案 | 第8-9页 |
| ·基于FPGA的PCI控制器IP CORE的研究意义和挑战 | 第9-10页 |
| ·研究工作概要 | 第10-11页 |
| ·主要工作 | 第10页 |
| ·章节安排 | 第10-11页 |
| 第二章 使用FPGA实现PCI控制器IP CORE的挑战 | 第11-21页 |
| ·SOC发展概述 | 第11-16页 |
| ·SOC设计方法和流程 | 第11-12页 |
| ·SOC发展趋势 | 第12-13页 |
| ·基于IP模块的PCI总线接口设计及FPGA实现 | 第13-16页 |
| ·使用FPGA来实现PCI总线协议存在的挑战 | 第16-20页 |
| ·建立时间(Setup Timing) | 第17页 |
| ·保持时间(Hold Timing) | 第17-18页 |
| ·时钟到输出的时间(Clock-to-Out Timing) | 第18页 |
| ·66MHz PCI的设计挑战和建议 | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 PCI总线协议及总线操作 | 第21-33页 |
| ·PCI总线的特点 | 第21-22页 |
| ·PCI总线信号 | 第22-25页 |
| ·PCI总线信号类型 | 第22-23页 |
| ·PCI总线信号定义 | 第23-25页 |
| ·PCI总线操作 | 第25-32页 |
| ·PCI总线命令 | 第25-26页 |
| ·PCI总线的传输控制 | 第26-27页 |
| ·总线上的数据传输过程 | 第27-29页 |
| ·传输的终止过程 | 第29-31页 |
| ·PCI总线上的设备选择信号 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 PCI控制器IP CORE的设计实现 | 第33-49页 |
| ·IP CORE的设计方案 | 第33-35页 |
| ·主设备控制器的功能和模块划分 | 第33-34页 |
| ·主设备控制器的特点 | 第34页 |
| ·主设备控制器工作流程简介 | 第34-35页 |
| ·主设备控制器的接口信号 | 第35页 |
| ·配置空间的实现 | 第35-38页 |
| ·配置空间的功能 | 第36-37页 |
| ·配置交易的实现 | 第37-38页 |
| ·PCI总线操作寄存器 | 第38-42页 |
| ·Mailbox寄存器 | 第39-40页 |
| ·DMA控制器 | 第40-41页 |
| ·PCI总线操作寄存器的访问时序 | 第41-42页 |
| ·DMA传输 | 第42-47页 |
| ·DMA写传输 | 第42-45页 |
| ·DMA读传输 | 第45-47页 |
| ·中断处理 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 PCI控制器IP CORE的验证和调试策略 | 第49-63页 |
| ·FPGA的验证方法 | 第49-53页 |
| ·FPGA的设计流程 | 第49-51页 |
| ·FPGA的验证流程 | 第51-52页 |
| ·自底向上的验证策略 | 第52-53页 |
| ·仿真策略 | 第53-57页 |
| ·仿真模型的建立 | 第53页 |
| ·SBSRAM控制器的验证 | 第53-56页 |
| ·PCI主设备控制器的验证 | 第56-57页 |
| ·硬件调试策略 | 第57-62页 |
| ·SignalTap在调试中的应用 | 第57-59页 |
| ·结合软件平台的调试策略 | 第59-62页 |
| ·本章小结 | 第62-63页 |
| 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 在读期间研究成果 | 第69-70页 |
