数字电视信源解码中视频同步和SDRAM接口的实现
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-6页 |
| 第一章 绪论 | 第6-15页 |
| 1．1 数字电视及其标准 | 第6-10页 |
| 1．1．1 数字电视基础 | 第6-8页 |
| 1．1．2 数字电视标准 | 第8-10页 |
| 1．2 MPEG标准发展和历史 | 第10-12页 |
| 1．2．1 MPEG-1 | 第10-11页 |
| 1．2．2 MPEG-2 | 第11页 |
| 1．2．3 MPEG-4 | 第11页 |
| 1．2．4 MPEG-7 | 第11-12页 |
| 1．2．5 MPEG-21 | 第12页 |
| 1．3 MPEG2标准内容构成 | 第12-13页 |
| 1．4 MPEG-2数据压缩技术 | 第13-14页 |
| 1．5 本文内容安排 | 第14页 |
| 1．6 本章小结 | 第14-15页 |
| 第二章 MPEG2系统层与视频层语法结构 | 第15-27页 |
| 2．1 MPEG2视频层语法结构 | 第16-19页 |
| 2．2 视频序列重排 | 第19-20页 |
| 2．3 MPEG2系统层语法结构 | 第20-26页 |
| 2．3．1 PES分组 | 第21-22页 |
| 2．3．2 TS分组 | 第22页 |
| 2．3．3 PSI信息 | 第22-26页 |
| 2．4 本章小结 | 第26-27页 |
| 第三章 视频同步和帧率转换的实现 | 第27-45页 |
| 3．1 MPEG-2标准中的系统时钟 | 第27-29页 |
| 3．2 MPEG-2系统中的时间标签 | 第29-31页 |
| 3．3 MPEG-2解码器架构 | 第31-34页 |
| 3．4 时钟恢复 | 第34-37页 |
| 3．4．1 经典时钟恢复电路 | 第34-35页 |
| 3．4．2 异步置数方式实现时钟恢复 | 第35-37页 |
| 3．5 视频同步 | 第37-40页 |
| 3．6 音频同步 | 第40页 |
| 3．7 帧率转换 | 第40-44页 |
| 3．8 本章小结 | 第44-45页 |
| 第四章 SDRAM接口的实现 | 第45-58页 |
| 4．1 SDRAM基础 | 第45-50页 |
| 4．1．1 SDRAM内部结构 | 第45-46页 |
| 4．1．2 SDRAM主要操作和命令组合 | 第46-50页 |
| 4．2 MPEG2芯片对SDRAM的需求 | 第50-51页 |
| 4．2．1 存储量的需求 | 第50-51页 |
| 4．2．2 吞吐率的需求 | 第51页 |
| 4．3 SDRAM控制接口设计实现 | 第51-57页 |
| 4．3．1 上电模块 | 第52-53页 |
| 4．3．2 刷新模块 | 第53-54页 |
| 4．3．3 自检模块 | 第54页 |
| 4．3．4 数据通路 | 第54-55页 |
| 4．3．5 命令产生器 | 第55页 |
| 4．3．6 地址映射 | 第55-57页 |
| 4．3．7 地址选择 | 第57页 |
| 4．4 本章小结 | 第57-58页 |
| 第五章 工作总结和展望 | 第58-60页 |
| 参考文献 | 第60-62页 |
| 致谢 | 第62页 |
