基于VME总线的SHARC数据采集扩展板的设计与实现
| 第1章 绪论 | 第1-15页 |
| ·引言 | 第8页 |
| ·DSP芯片概述 | 第8-10页 |
| ·VME总线介绍 | 第10-12页 |
| ·VME总线概述 | 第10页 |
| ·VME总线的特征和优点 | 第10-12页 |
| ·课题背景和研究内容 | 第12-15页 |
| ·课题的背景 | 第12-13页 |
| ·立题的意义 | 第13页 |
| ·设计要求及研究内容 | 第13-15页 |
| 第2章 SHARC系列芯片介绍 | 第15-41页 |
| ·SHARC内部结构 | 第15-16页 |
| ·SHARC多处理器内存 | 第16-17页 |
| ·SHARC DMA传输 | 第17-18页 |
| ·SHARC多处理器共享存储器总线 | 第18-20页 |
| ·SHARC HOST INTERFACE | 第20-21页 |
| ·SHARC的LINK口 | 第21-32页 |
| ·SHARC的串口 | 第32-33页 |
| ·SHARC的引导模式 | 第33-37页 |
| ·EPROM引导模式 | 第33-36页 |
| ·主机引导模式 | 第36页 |
| ·LINK PORT引导模式 | 第36-37页 |
| ·JTAG接口 | 第37页 |
| ·SHARC多处理器系统 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第3章 硬件接口设计 | 第41-59页 |
| ·系统总体结构 | 第41-45页 |
| ·设计方案的选择 | 第43-44页 |
| ·硬件设计的主要工作 | 第44-45页 |
| ·FPGA及逻辑设计 | 第45-50页 |
| ·FLEX10K系列器件简介 | 第45-47页 |
| ·FLEX10K内部功能模块描述 | 第47-48页 |
| ·FPGA逻辑设计 | 第48-50页 |
| ·SST39VF040器件及接口电路 | 第50-53页 |
| ·IS61C12816器件及接口电路 | 第53-55页 |
| ·CY7B923／933器件及编码模式 | 第55-58页 |
| ·结构原理及功能 | 第56-57页 |
| ·8B／10B编码模式 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第4章 系统软件设计 | 第59-74页 |
| ·FLEX10K30E软件设计 | 第59-65页 |
| ·VHDL语言简介 | 第59-60页 |
| ·FLEX10K30E程序设计 | 第60-65页 |
| ·ADSP21060软件设计 | 第65-73页 |
| ·SHARC指令系统及软件开发过程 | 第65-67页 |
| ·ADSP21060引导软件设计 | 第67-68页 |
| ·ADSP21060数据传输软件设计 | 第68-73页 |
| ·本章小结 | 第73-74页 |
| 结论 | 第74-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第79-80页 |
| 致谢 | 第80页 |
