H.26L视频编码器并行性算法研究与实现
| 第1章 绪论 | 第1-9页 |
| 1．1 问题的提出 | 第7页 |
| 1．2 国内外研究现状 | 第7-8页 |
| 1．3 本文研究的主要内容、目标与方法 | 第8-9页 |
| 第2章 视频编码概述 | 第9-13页 |
| 2．1 视频编码的必要性 | 第9-10页 |
| 2．2 视频编码的基本原理 | 第10-13页 |
| 第3章 H．26L视频编码标准 | 第13-19页 |
| 3．1 视频编码标准概述 | 第13-14页 |
| 3．2 H．26L视频编码标准 | 第14-19页 |
| 第4章 并行计算概述 | 第19-24页 |
| 4．1 并行计算简介 | 第19-21页 |
| 4．1．1 当代并行计算机系统 | 第20页 |
| 4．1．2 超级并行计算机系统：曙光-2000 | 第20-21页 |
| 4．2 并行计算性能评测概述 | 第21-24页 |
| 4．2．1 加速比性能评测 | 第21-22页 |
| 4．2．2 可扩性评测标准 | 第22-24页 |
| 第5章 TML8．0并行性分析 | 第24-35页 |
| 5．1 代码并行化分析 | 第24-27页 |
| 5．1．1 编码图像序列的并行处理 | 第25页 |
| 5．1．2 片层并行处理 | 第25-26页 |
| 5．1．3 宏块并行处理 | 第26页 |
| 5．1．4 宏块内部编码的并行处理 | 第26-27页 |
| 5．2 并行性能分析 | 第27-35页 |
| 5．2．1 可并行化负载比重分析 | 第27-30页 |
| 5．2．2 进程间通信量分析 | 第30-31页 |
| 5．2．3 负载平衡性分析 | 第31-34页 |
| 5．2．4 并行设计的可缩放性分析 | 第34页 |
| 5．2．5 并行性能分析总结 | 第34-35页 |
| 第6章 H．26L编码器并行实现 | 第35-45页 |
| 6．1 编程风范与设计模式确定 | 第35-36页 |
| 6．2 编程工具与通信实现 | 第36-38页 |
| 6．3 H．26L编码器并行实现 | 第38-45页 |
| 第7章 仿真试验结果 | 第45-55页 |
| 7．1 片层并行方式的仿真结果 | 第45-52页 |
| 7．2 宏块搜索方式并行仿真结果 | 第52-55页 |
| 结论 | 第55-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-61页 |
| 攻读硕士学位期间发表的学术论文 | 第61页 |
