JPEG2000中码率控制算法研究及硬件实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1.绪论 | 第7-10页 |
| ·论文研究背景及意义 | 第7-8页 |
| ·论文内容和研究现状 | 第8-9页 |
| ·论文结构安排 | 第9-10页 |
| 2.JPEG2000标准及码率控制算法研究 | 第10-27页 |
| ·JPEG2000编码系统概述 | 第10-14页 |
| ·预处理 | 第10-11页 |
| ·核心处理 | 第11-14页 |
| ·码率控制 | 第14页 |
| ·分层码流组织 | 第14页 |
| ·JPEG2000核心处理算法软件实现 | 第14-16页 |
| ·JPEG2000码率控制算法研究 | 第16-26页 |
| ·JPEG2000码率控制算法的研究现状 | 第16-18页 |
| ·率失真优化算法 | 第18-21页 |
| ·新的码率控制算法 | 第21-24页 |
| ·算法性能分析与比较 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 3.码率控制系统的硬件结构设计 | 第27-46页 |
| ·硬件整体结构设计 | 第27-28页 |
| ·控制器单元设计 | 第28-30页 |
| ·总控单元设计 | 第28-29页 |
| ·码率控制器设计 | 第29-30页 |
| ·码块字节分配模块设计 | 第30-36页 |
| ·子带及码块扫描顺序 | 第31页 |
| ·子带信息RAM设计 | 第31-32页 |
| ·码块数据缓存模块设计 | 第32-35页 |
| ·码块字节预分配模块设计 | 第35-36页 |
| ·Tierl编码器设计 | 第36-40页 |
| ·位平面编码器硬件结构设计 | 第37-39页 |
| ·算术编码器硬件结构设计 | 第39-40页 |
| ·码率控制模块设计 | 第40-44页 |
| ·斜率计算单元设计 | 第40-42页 |
| ·斜率调整单元设计 | 第42页 |
| ·动态门限生成单元设计 | 第42-44页 |
| ·码流截断模块设计 | 第44-45页 |
| ·率失真信息数据表格式 | 第44-45页 |
| ·码流截断过程设计 | 第45页 |
| ·本章小结 | 第45-46页 |
| 4.软硬协同工作的码率控制验证系统设计 | 第46-54页 |
| ·验证系统的整体方案设计 | 第46-47页 |
| ·验证系统结构设计 | 第46页 |
| ·关键芯片介绍 | 第46-47页 |
| ·串口收发系统的软硬件实现 | 第47-52页 |
| ·串口收发系统的FPGA实现 | 第48-50页 |
| ·串口收发系统的软件实现 | 第50-51页 |
| ·串口收发系统验证 | 第51-52页 |
| ·码率控制验证系统设计 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 5.仿真与试验结果 | 第54-64页 |
| ·码块字节分配模块的仿真结果 | 第54-57页 |
| ·码块数据缓存模块仿真结果 | 第54-55页 |
| ·码块字节预分配模块时序仿真结果 | 第55-56页 |
| ·码块字节分配模块的仿真结果 | 第56-57页 |
| ·Tierl编码器仿真与测试结果 | 第57-60页 |
| ·位平面编码器仿真结果 | 第57-58页 |
| ·算术编码器仿真结果 | 第58-59页 |
| ·Tierl编码器测试结果 | 第59-60页 |
| ·斜率计算调整模块仿真结果 | 第60-63页 |
| ·斜率计算单元仿真结果 | 第60-61页 |
| ·斜率调整单元仿真结果 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 6 总结和展望 | 第64-65页 |
| ·总结 | 第64页 |
| ·展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
