| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题研究背景 | 第7页 |
| ·高速串行技术的发展现状 | 第7-11页 |
| ·LVDS 技术简介 | 第8-10页 |
| ·CML 技术简介 | 第10-11页 |
| ·本文研究内容及结构 | 第11-13页 |
| 第二章 VIRTEX-5 FPGA 性能和设计技术 | 第13-19页 |
| ·最新款FPGA 产品——VIRTEX-5 | 第13-15页 |
| ·FPGA 的设计方法 | 第15-16页 |
| ·XILINX FPGA 设计工具简介 | 第16-18页 |
| ·Modelsim 仿真工具 | 第17页 |
| ·ChipScope Pro 在线逻辑分析仪 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 基于FPGA 的TS201 链路口设计与实现 | 第19-33页 |
| ·TS201 链路口简介 | 第19-22页 |
| ·ADSP TS201 链路口结构 | 第19-20页 |
| ·ADSP TS201 链路口通信协议 | 第20-22页 |
| ·FPGA 与TS201 的硬件连接及可行性分析 | 第22-23页 |
| ·基于FPGA 的高速链路口仿真设计 | 第23-29页 |
| ·FPGA 链路口发送模块的设计 | 第23-26页 |
| ·FPGA 链路口接收模块的设计 | 第26-29页 |
| ·高速链路口的实际硬件调试 | 第29-31页 |
| ·高速链路口的硬件调试方案 | 第29页 |
| ·实际硬件调试中的注意事项 | 第29-31页 |
| ·本章小结 | 第31-33页 |
| 第四章 基于GTP 的高速串行接口设计与实现 | 第33-53页 |
| ·高速串行接口技术 | 第33-39页 |
| ·串行器/解串器SERDES | 第34页 |
| ·模拟前端的物理实现 | 第34-35页 |
| ·线路编码机制 | 第35-36页 |
| ·时钟管理技术 | 第36-38页 |
| ·时钟修正和通道绑定 | 第38-39页 |
| ·ROCKET I/O GTP 收发器介绍 | 第39-46页 |
| ·共享资源介绍 | 第41-43页 |
| ·GTP 发送模块介绍 | 第43-45页 |
| ·GTP 接收模块介绍 | 第45-46页 |
| ·基于GTP 收发器的设计与应用 | 第46-52页 |
| ·GTP 的外围硬件设计 | 第47-50页 |
| ·GTP 的软件功能实现 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 信号处理板中高速串行接口的应用 | 第53-57页 |
| ·项目综述 | 第53-54页 |
| ·信号处理板的硬件调试与验证 | 第54-57页 |
| 第六章 结束语 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 在读期间研究成果 | 第63-64页 |
| 附录A 信号处理板的PCB 和实物图 | 第64-65页 |