基于DDS跳频信号发生器的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·课题研究的目的及意义 | 第10-11页 |
| ·国内外研究现状 | 第11-13页 |
| ·目前外军主要跳频通信设备现状 | 第11-12页 |
| ·跳频电台的发展方向 | 第12-13页 |
| ·本课题的主要研究内容 | 第13-14页 |
| 第2章 整体方案设计 | 第14-33页 |
| ·基本的信号发生器方案 | 第14-27页 |
| ·直接式信号发生器方案 | 第14-17页 |
| ·锁相环信号发生器方案 | 第17-24页 |
| ·直接数字信号发生器方案 | 第24-27页 |
| ·DDS 与锁相环频率合成的组合方案 | 第27-28页 |
| ·单路信号发生器整体方案确定 | 第28-29页 |
| ·信息拆分并行传输法 | 第29-32页 |
| ·多路并行传输的具体实现方案一 | 第31-32页 |
| ·多路并行传输的具体实现方案二 | 第32页 |
| ·本章小结 | 第32-33页 |
| 第3章 信号发生器的硬件设计 | 第33-48页 |
| ·信号发生器硬件指标和器件选择 | 第33-34页 |
| ·主要性能指标确定 | 第33-34页 |
| ·器件及参数的选择 | 第34页 |
| ·单路信号发生器的电路设计 | 第34-37页 |
| ·合成器的电路设计 | 第34-35页 |
| ·环路滤波器的电路设计 | 第35-37页 |
| ·DDS 的电路设计 | 第37-42页 |
| ·AD9850 简介 | 第37-39页 |
| ·AD9850 电路接口设计 | 第39-41页 |
| ·低通滤波器 | 第41-42页 |
| ·压控振荡器的选定及分析 | 第42-43页 |
| ·FPGA 控制电路设计 | 第43-44页 |
| ·信息拆分多路并行传输的方案设计 | 第44-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 FPGA 芯片内部模块设计 | 第48-54页 |
| ·FPGA 的结构和规划 | 第48页 |
| ·SOPC 系统设计 | 第48-49页 |
| ·DDS 子系统设计 | 第49-53页 |
| ·频率字输入处理模块 | 第50-51页 |
| ·相位累加器模块 | 第51-53页 |
| ·波形数据寻址模块 | 第53页 |
| ·本章小结 | 第53-54页 |
| 第5章 频率信号发生器的测试与分析 | 第54-63页 |
| ·VCO 压控线性的测试 | 第54-60页 |
| ·功耗和输出的测试 | 第60-61页 |
| ·信号建立时间的测试 | 第61页 |
| ·本章小结 | 第61-63页 |
| 结论 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 攻读学位期间发表的学术论文 | 第68-69页 |
| 致谢 | 第69页 |
