基于CPLD的门禁系统设计
| 中文摘要 | 第2-3页 |
| Abstract | 第3页 |
| 第1章 绪论 | 第6-14页 |
| 1.1 引言 | 第6页 |
| 1.2 门禁系统概述 | 第6-13页 |
| 1.2.1 门禁系统的定义 | 第6-7页 |
| 1.2.2 门禁系统功能 | 第7-8页 |
| 1.2.3 门禁系统的分类 | 第8-11页 |
| 1.2.4 门禁系统组成 | 第11-12页 |
| 1.2.5 门禁系统的未来发展趋势 | 第12-13页 |
| 1.3 课题的实现目标和研究内容 | 第13-14页 |
| 第2章 系统软硬件搭建平台 | 第14-22页 |
| 2.1 CPLD简介 | 第14-17页 |
| 2.1.1 CPLD的优点 | 第14-15页 |
| 2.1.2 CPLD发展 | 第15-17页 |
| 2.2 硬件编程语言 | 第17-20页 |
| 2.2.1 Verilog HDL发展 | 第17-18页 |
| 2.2.2 Verilog HDL应用 | 第18页 |
| 2.2.3 Verilog HDL设计描述层次 | 第18-19页 |
| 2.2.4 Verilog HDL设计流程 | 第19-20页 |
| 2.3 仿真软件 | 第20-21页 |
| 2.4 本章小节 | 第21-22页 |
| 第3章 基于CPLD的门禁系统的基本原理 | 第22-32页 |
| 3.1 基于CPLD的门禁系统的数字设计原理 | 第22-23页 |
| 3.2 译码模块原理 | 第23-24页 |
| 3.3 移位寄存模块原理 | 第24-26页 |
| 3.4 比较模块原理 | 第26-27页 |
| 3.5 计数模块原理 | 第27-28页 |
| 3.6 控制模块原理 | 第28-31页 |
| 3.7 本章小结 | 第31-32页 |
| 第4章 门禁系统的功能实现 | 第32-46页 |
| 4.1 总体设计方案 | 第32-33页 |
| 4.2 译码模块测试 | 第33-37页 |
| 4.3 移位寄存模块测试 | 第37-39页 |
| 4.4 比较模块测试 | 第39页 |
| 4.5 计数模块测试 | 第39-41页 |
| 4.6 控制模块测试 | 第41-45页 |
| 4.7 本章小结 | 第45-46页 |
| 第5章 系统测试及分析 | 第46-48页 |
| 5.1 系统测试 | 第46-47页 |
| 5.2 本章小节 | 第47-48页 |
| 结论 | 第48-49页 |
| 参考文献 | 第49-54页 |
| 致谢 | 第54-55页 |
| 附录 | 第55-73页 |
| 1 译码模块 | 第55-58页 |
| 2 移位寄存模块 | 第58-60页 |
| 3 计数模块 | 第60-61页 |
| 4 比较模块 | 第61-62页 |
| 5 控制模块 | 第62-66页 |
| 6 门禁系统模块 | 第66-73页 |
