2-1 MASH架构Sigma-delta调制器的设计

摘要	第4-5页
Abstract	第5-6页
1 绪论	第9-13页
1.1 研究背景以及研究意义	第9-10页
1.2 国内外研究现状	第10-11页
1.3 论文的主要研究内容以及组织架构	第11-13页
2 Sigma-delta调制器的系统设计	第13-38页
2.1 Sigma-delta ADC的基本原理	第13-16页
2.2 调制器的阶数以及过采样率	第16-18页
2.3 MASH架构调制器的选取	第18-21页
2.4 调制器的结构设计与系数计算	第21-30页
2.5 非理想因素	第30-37页
2.6 本章小结	第37-38页
3 Sigma-delta调制器的电路实现	第38-59页
3.1 整体电路结构	第38-39页
3.2 开关电路设计	第39-42页
3.3 全差分运算放大器电路设计	第42-47页
3.4 斩波电路设计	第47-49页
3.5 比较器电路设计	第49-50页
3.6 2-bit量化器电路设计	第50-53页
3.7 DAC电路设计	第53-54页
3.8 DWA电路设计	第54-56页
3.9 时钟电路设计	第56-58页
3.10 调制器整体电路仿真结果	第58页
3.11 本章小结	第58-59页
4 数字抽取滤波器设计	第59-71页
4.1 信号的抽取与抗混叠滤波	第59-60页
4.2 滤波器的多级结构设计	第60-61页
4.3 各级滤波器的设计	第61-66页
4.4 数字抽取滤波器的建模以及硬件实现	第66-70页
4.5 本章小结	第70-71页
5 总结与展望	第71-73页
5.1 本文工作总结	第71-72页
5.2 未来工作展望	第72-73页
致谢	第73-74页
参考文献	第74-77页