首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

SoC片上系统测试调度优化技术研究

摘要第4-5页
Abstract第5-6页
第1章 绪论第9-15页
    1.1 课题背景及研究的目的和意义第9-11页
    1.2 SoC测试调度优化技术国内外研究现状第11-14页
        1.2.1 测试体系结构国内外研究现状第11-12页
        1.2.2 测试调度方法国内外研究现状第12-14页
    1.3 本文的主要研究内容第14-15页
第2章 SoC测试调度优化总体方案设计第15-25页
    2.1 总体研究方案设计第15-16页
    2.2 SoC测试技术第16-19页
        2.2.1 可测性设计第16-17页
        2.2.2 扫描测试第17-19页
    2.3 SoC测试体系架构第19-23页
        2.3.1 测试环第20-21页
        2.3.2 测试访问机制第21-23页
    2.4 测试调度第23-24页
    2.5 本章小结第24-25页
第3章 SoC测试体系结构的设计第25-39页
    3.1 引言第25页
    3.2 测试壳的设计第25-34页
        3.2.1 边界寄存器WBR的设计第27-29页
        3.2.2 旁路寄存器WBY的设计第29-30页
        3.2.3 指令寄存器WIR的设计第30-33页
        3.2.4 控制信号产生电路的设计第33-34页
    3.3 测试访问机制TAM的设计第34-35页
    3.4 仿真实验第35-38页
        3.4.1 旁路模式仿真第37-38页
        3.4.2 并行内部测试模式仿真第38页
    3.5 本章小结第38-39页
第4章 SoC测试调度算法的优化第39-56页
    4.1 引言第39页
    4.2 测试调度常用算法分析第39-46页
        4.2.1 整形线性规划第39-41页
        4.2.2 遗传算法第41-44页
        4.2.3 蚁群算法第44-46页
    4.3 基于改进蚁群算法的优化调度方法设计第46-49页
        4.3.1 并行测试任务调度问题描述第46-47页
        4.3.2 算法设计与分析第47-49页
    4.4 实例分析与对比第49-55页
        4.4.1 实验数据第50页
        4.4.2 实验参数第50页
        4.4.3 实验结果及分析第50-52页
        4.4.4 参数的影响及选择第52-55页
    4.5 本章小结第55-56页
第5章 实验平台搭建与实例验证第56-63页
    5.1 引言第56页
    5.2 实验平台搭建第56-57页
    5.3 上位机软件的设计第57-59页
    5.4 被测电路的可测性设计第59-60页
    5.5 测试调度方法验证第60-62页
    5.6 本章小结第62-63页
结论第63-64页
参考文献第64-68页
攻读硕士学位期间发表的论文及其它成果第68-70页
致谢第70页

论文共70页,点击 下载论文
上一篇:大鼠慢性酒精中毒自由饮模型肌肉组织病理改变的观察
下一篇:97例狼疮性肾炎的免疫指标与病理类型分析