CPCI多功能模块研制
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题研究背景 | 第9-10页 |
| 1.2 课题目的及意义 | 第10页 |
| 1.3 国内外现状分析 | 第10-13页 |
| 1.3.1 CPCI模块的发展 | 第10-11页 |
| 1.3.2 时间间隔与频率测量技术的发展 | 第11-12页 |
| 1.3.3 数字频率合成技术的发展 | 第12-13页 |
| 1.4 本文主要研究内容与结构 | 第13-15页 |
| 第2章 总体方案 | 第15-19页 |
| 2.1 需求分析 | 第15-17页 |
| 2.1.1 功能要求 | 第15页 |
| 2.1.2 技术指标 | 第15-17页 |
| 2.2 总体设计方案 | 第17-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第3章 硬件设计 | 第19-32页 |
| 3.1 硬件设计方案 | 第19-21页 |
| 3.1.1 功能单元电路划分 | 第19-20页 |
| 3.1.2 核心器件选型 | 第20页 |
| 3.1.3 CPCI总线接口设计 | 第20-21页 |
| 3.2 调理隔离电路设计 | 第21-25页 |
| 3.3 光准直与准直好信号电路设计 | 第25-28页 |
| 3.3.1 准直信号生成电路设计 | 第26-28页 |
| 3.3.2 准直好信号生成电路设计 | 第28页 |
| 3.4 RS-422接口电路设计 | 第28-29页 |
| 3.5 FPGA配置电路设计 | 第29-30页 |
| 3.6 本章小结 | 第30-32页 |
| 第4章 固件设计 | 第32-45页 |
| 4.1 基于FPGA的SOPC设计 | 第32-34页 |
| 4.2 功能IP核的逻辑开发 | 第34-42页 |
| 4.2.1 时钟设计 | 第35-36页 |
| 4.2.2 寄存器设计 | 第36-37页 |
| 4.2.3 频率及占空比测量模块设计 | 第37-38页 |
| 4.2.4 时间间隔及相位差测量模块设计 | 第38页 |
| 4.2.5 DAC控制模块设计 | 第38-40页 |
| 4.2.6 平台标频脉冲输出模块 | 第40-41页 |
| 4.2.7 RS422_UART总线接口模块 | 第41-42页 |
| 4.3 CPCI接口IP核配置 | 第42-43页 |
| 4.3.1 CPCI接口IP核结构 | 第42页 |
| 4.3.2 CPCI总线配置空间 | 第42-43页 |
| 4.4 Avalon总线接口配置 | 第43-44页 |
| 4.5 本章小结 | 第44-45页 |
| 第5章 软件设计 | 第45-64页 |
| 5.1 NiosII软件设计 | 第45-51页 |
| 5.1.1 总体设计方案 | 第45-46页 |
| 5.1.2 主程序设计 | 第46-47页 |
| 5.1.3 频率占空比测量子程序设计 | 第47-49页 |
| 5.1.4 时间间隔测量子程序设计 | 第49-50页 |
| 5.1.5 相位差测量子程序设计 | 第50页 |
| 5.1.6 DAC控制子程序设计 | 第50-51页 |
| 5.2 WindowsXP系统的软件设计 | 第51-58页 |
| 5.2.1 软面板设计 | 第51-52页 |
| 5.2.2 应用程序设计 | 第52-58页 |
| 5.2.3 驱动设计 | 第58页 |
| 5.3 基于中标麒麟系统的驱动设计 | 第58-63页 |
| 5.3.1 CPCI驱动设计 | 第59-60页 |
| 5.3.2 流程设计 | 第60-62页 |
| 5.3.3 驱动函数设计 | 第62-63页 |
| 5.4 本章小结 | 第63-64页 |
| 第6章 测试验证 | 第64-72页 |
| 6.1 板卡初测 | 第65页 |
| 6.2 系统测试环境 | 第65-66页 |
| 6.3 功能测试 | 第66-70页 |
| 6.3.1 频率及占空比模块测试 | 第66-67页 |
| 6.3.2 时间间隔与相位差测试 | 第67-68页 |
| 6.3.3 2 路设定频率脉冲发送测试 | 第68页 |
| 6.3.4 422 信号发送与接收测试 | 第68页 |
| 6.3.5 光准直信号输出测试 | 第68-70页 |
| 6.4 测试结果总结 | 第70-71页 |
| 6.5 本章小结 | 第71-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-79页 |
| 致谢 | 第79页 |
