| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题背景 | 第9-10页 |
| 1.2 国内外研究发展及现状 | 第10-14页 |
| 1.2.1 国外研究现状 | 第10-13页 |
| 1.2.2 国内研究现状 | 第13-14页 |
| 1.2.3 国内外发展现状简析 | 第14页 |
| 1.3 课题研究目的及意义 | 第14-15页 |
| 1.4 主要研究内容 | 第15-17页 |
| 第2章 Delta-Sigma DAC工作原理 | 第17-32页 |
| 2.1 引言 | 第17页 |
| 2.2 Delta-Sigma DAC主要结构 | 第17-18页 |
| 2.3 DAC的性能参数 | 第18-20页 |
| 2.3.1 DAC静态性能参数 | 第18-19页 |
| 2.3.2 DAC动态性能参数 | 第19-20页 |
| 2.4 数字插值滤波器 | 第20-21页 |
| 2.5 Delta-Sigma调制器 | 第21-24页 |
| 2.5.1 过采样技术与噪声整形 | 第22-23页 |
| 2.5.2 单环调制器 | 第23页 |
| 2.5.3 MASH结构调制器 | 第23-24页 |
| 2.6 动态匹配单元 | 第24-27页 |
| 2.6.1 多位量化的作用 | 第24页 |
| 2.6.2 动态匹配技术 | 第24-25页 |
| 2.6.3 一阶DWA算法 | 第25-26页 |
| 2.6.4 二阶DWA算法 | 第26-27页 |
| 2.7 模拟重构后端 | 第27-31页 |
| 2.7.1 模拟低位DAC | 第28-31页 |
| 2.7.2 连续时间低通滤波器 | 第31页 |
| 2.8 本章小结 | 第31-32页 |
| 第3章 Delta-Sigma DAC系统级设计 | 第32-46页 |
| 3.1 引言 | 第32页 |
| 3.2 Delta-Sigma DAC设计要求 | 第32页 |
| 3.3 Delta-Sigma数字调制器设计 | 第32-39页 |
| 3.3.1 Delta-Sigma数字调制器设计指标 | 第32-33页 |
| 3.3.2 Delta-Sigma数字调制器设计方法 | 第33-35页 |
| 3.3.3 Delta-Sigma数字调制器结构选择 | 第35-37页 |
| 3.3.4 Delta-Sigma数字调制器设计 | 第37-39页 |
| 3.4 动态匹配单元的设计 | 第39-41页 |
| 3.5 Delta-SigmaDAC模拟重构后端部分的设计 | 第41-45页 |
| 3.5.1 开关电容型模拟DAC | 第41-44页 |
| 3.5.2 连续时间低通滤波器 | 第44-45页 |
| 3.6 本章小结 | 第45-46页 |
| 第4章 Delta-Sigma DAC电路级设计 | 第46-59页 |
| 4.1 引言 | 第46页 |
| 4.2 数字部分的电路设计 | 第46-48页 |
| 4.2.1 Delta-Sigma数字调制器设计 | 第46-47页 |
| 4.2.2 二阶DWA模块的设计 | 第47页 |
| 4.2.3 数字部分整体仿真 | 第47-48页 |
| 4.3 模拟部分的电路设计 | 第48-55页 |
| 4.3.1 CMOS开关设计 | 第49-50页 |
| 4.3.2 两相不交叠时钟设计 | 第50-51页 |
| 4.3.3 运算放大器设计 | 第51-54页 |
| 4.3.4 连续时间低通滤波器设计 | 第54-55页 |
| 4.4 数模混合仿真 | 第55-58页 |
| 4.5 本章小结 | 第58-59页 |
| 第5章 Delta-Sigma DAC版图设计 | 第59-63页 |
| 5.1 引言 | 第59页 |
| 5.2 数字部分版图实现 | 第59-60页 |
| 5.3 模拟部分版图实现 | 第60-61页 |
| 5.4 分析与讨论 | 第61-62页 |
| 5.5 本章小结 | 第62-63页 |
| 结论与展望 | 第63-64页 |
| 参考文献 | 第64-69页 |
| 攻读硕士期间发表的论文 | 第69-71页 |
| 致谢 | 第71页 |
