| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 确定性网络研究背景 | 第16-17页 |
| 1.2 确定性网络国内外研究现状 | 第17-18页 |
| 1.3 基于10G的确定性网络研究意义 | 第18页 |
| 1.4 本文的研究内容与结构 | 第18-20页 |
| 第二章 10G以太网及确定性网络相关协议分析 | 第20-38页 |
| 2.1 10 G以太网协议分析 | 第20-26页 |
| 2.1.1 物理层 | 第20-22页 |
| 2.1.2 物理层接口 | 第22-25页 |
| 2.1.2.1 PHY管理接口 | 第22-23页 |
| 2.1.2.2 XGMII和XAUI | 第23-25页 |
| 2.1.3 调和子层 | 第25页 |
| 2.1.4 MAC层 | 第25-26页 |
| 2.2 IEEE1588和IEEE802.1AS协议 | 第26-35页 |
| 2.2.1 gPTP网络概述 | 第27-29页 |
| 2.2.2 时钟类型 | 第29-30页 |
| 2.2.3 gPTP报文类型 | 第30-33页 |
| 2.2.4 gPTP工作机制 | 第33-35页 |
| 2.3 增强流调度协议分析 | 第35-37页 |
| 2.3.1 TSN标准简介 | 第35-36页 |
| 2.3.2 802.1 Qbv协议 | 第36-37页 |
| 2.4 本章小结 | 第37-38页 |
| 第三章 10G以太网数据通路设计 | 第38-61页 |
| 3.1 数据通路整体设计 | 第38-39页 |
| 3.2 物理层设计 | 第39-40页 |
| 3.3 RS调和子层设计 | 第40-42页 |
| 3.4 MAC层设计 | 第42-48页 |
| 3.4.1 数据帧接收 | 第42-45页 |
| 3.4.2 流量控制机制 | 第45-47页 |
| 3.4.3 数据帧发送 | 第47-48页 |
| 3.5 DMA数据通路 | 第48-59页 |
| 3.5.1 写内存过程 | 第49-51页 |
| 3.5.2 读内存过程 | 第51-54页 |
| 3.5.3 TLP发送过程 | 第54-56页 |
| 3.5.4 TLP接收过程 | 第56-57页 |
| 3.5.5 中断生成 | 第57-58页 |
| 3.5.6 中断控制 | 第58页 |
| 3.5.7 寄存器管理 | 第58-59页 |
| 3.6 冗余控制模块 | 第59-60页 |
| 3.7 本章小结 | 第60-61页 |
| 第四章 同步辅助逻辑及流量调度设计 | 第61-73页 |
| 4.1 同步辅助逻辑设计 | 第61-64页 |
| 4.1.1 时间戳标记模块 | 第62-64页 |
| 4.1.2 实时时钟模块 | 第64页 |
| 4.2 流量增强调度设计 | 第64-72页 |
| 4.2.1 控制表配置模块 | 第66-68页 |
| 4.2.2 周期时间计数模块 | 第68-69页 |
| 4.2.3 控制表执行模块 | 第69-70页 |
| 4.2.4 传输选择模块 | 第70-72页 |
| 4.3 本章小结 | 第72-73页 |
| 第五章 节点卡的功能仿真及测试 | 第73-89页 |
| 5.1 节点卡功能仿真 | 第73-86页 |
| 5.1.1 10 G以太网数据通路功能仿真 | 第73-81页 |
| 5.1.1.1 DMA功能仿真 | 第75-78页 |
| 5.1.1.2 MAC发送接收逻辑仿真 | 第78-80页 |
| 5.1.1.3 RS调和子层仿真 | 第80-81页 |
| 5.1.1.4 MDIO接口逻辑仿真 | 第81页 |
| 5.1.2 同步辅助逻辑功能仿真 | 第81-83页 |
| 5.1.2.1 实时时钟逻辑仿真 | 第81-82页 |
| 5.1.2.2 时间戳标记功能仿真 | 第82-83页 |
| 5.1.3 流量调度功能仿真 | 第83-86页 |
| 5.1.3.1 控制表功能仿真 | 第83-85页 |
| 5.1.3.2 传输选择功能仿真 | 第85-86页 |
| 5.2 数据通路功能测试 | 第86-88页 |
| 5.3 本章小结 | 第88-89页 |
| 第六章 总结与展望 | 第89-90页 |
| 6.1 总结 | 第89页 |
| 6.2 展望 | 第89-90页 |
| 致谢 | 第90-91页 |
| 参考文献 | 第91-93页 |
| 攻读硕士学位期间取得的成果 | 第93页 |