| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-10页 |
| 图目录 | 第10-12页 |
| 表目录 | 第12-13页 |
| 第1章 绪论 | 第13-18页 |
| 1.1 研究背景 | 第13页 |
| 1.2 多核处理器并行处理技术发展概况 | 第13-16页 |
| 1.3 研究内容 | 第16-17页 |
| 1.4 文章结构安排 | 第17-18页 |
| 第2章 TMS320C6678 处理器和并行处理技术 | 第18-31页 |
| 2.1 TMS320C6678 处理器 | 第18-21页 |
| 2.2 4DSP 通用处理板卡 | 第21-23页 |
| 2.3 并行处理相关技术研究 | 第23-31页 |
| 2.3.1 SRIO 数据交互技术 | 第23-24页 |
| 2.3.2 EDMA 数据交互技术 | 第24-27页 |
| 2.3.3 Hyperlink 数据交互技术 | 第27-29页 |
| 2.3.4 多核同步技术 | 第29-31页 |
| 第3章 基于 C6678 的长点数 FFT 并行处理设计 | 第31-64页 |
| 3.1 基于二维矩阵的 FFT 计算原理 | 第31-32页 |
| 3.2 基于共享内存的长点数 FFT 设计 | 第32-50页 |
| 3.2.1 矩阵及内存划分方式 | 第33-34页 |
| 3.2.2 非原位计算设计 | 第34-41页 |
| 3.2.3 原位计算设计 | 第41-50页 |
| 3.3 基于 Hyperlink 的长点数 FFT 设计 | 第50-59页 |
| 3.3.1 矩阵及内存划分方式 | 第50-51页 |
| 3.3.2 处理流程设计 | 第51-58页 |
| 3.3.3 多片与单片处理结果对比 | 第58-59页 |
| 3.4 长点数 FFT 并行计算优化技术 | 第59-62页 |
| 3.4.1 基于共享内存的多核高效同步优化技术 | 第59-60页 |
| 3.4.2 基于铰链因子的内存优化技术 | 第60-61页 |
| 3.4.3 基于双缓冲区的并行处理优化技术 | 第61-62页 |
| 3.5 本章小结 | 第62-64页 |
| 第4章 TMS320C6678 多核处理技术 | 第64-76页 |
| 4.1 SAR 成像 CS 算法原理 | 第64-66页 |
| 4.2 多核数据存储方案 | 第66-69页 |
| 4.3 三角函数查表技术 | 第69-71页 |
| 4.4 SAR 成像处理多核任务分解和映射 | 第71-75页 |
| 4.4.1 常规矩阵 SAR 成像并行处理设计 | 第72-73页 |
| 4.4.2 大矩阵 SAR 成像并行处理设计 | 第73-75页 |
| 4.5 本章小结 | 第75-76页 |
| 结论 | 第76-78页 |
| 参考文献 | 第78-81页 |
| 攻读学位期间发表论文与研究成果清单 | 第81-82页 |
| 致谢 | 第82页 |
