基于FPGA的数据采集与处理技术的研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 课题来源及研究的目的 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 本论文的主要工作和结构安排 | 第12-15页 |
| 第二章 系统硬件设计方案和部分主要模块硬件设计 | 第15-25页 |
| 2.1 总体设计 | 第15-17页 |
| 2.1.1 FPGA 简介 | 第15-16页 |
| 2.1.2 系统的整体设计 | 第16-17页 |
| 2.2 数据采集模块 | 第17-19页 |
| 2.2.1 ADS7945 芯片 | 第17-18页 |
| 2.2.2 ADC 采集模块硬件设计 | 第18-19页 |
| 2.3 数据缓存模块 | 第19-20页 |
| 2.4 接口模块 | 第20-25页 |
| 2.4.1 PCI9054 概述 | 第20-21页 |
| 2.4.2 PCI9054 的主要性能及工作模式 | 第21-22页 |
| 2.4.3 PCI9054 接口设计 | 第22-25页 |
| 第三章 FIR 数字滤波器的设计 | 第25-41页 |
| 3.1 FIR 滤波器的基本原理 | 第25-28页 |
| 3.1.1 FIR 数字滤波器概述 | 第25页 |
| 3.1.2 FIR 滤波器的理论 | 第25-26页 |
| 3.1.3 FIR 滤波器的基本结构 | 第26-27页 |
| 3.1.4 FIR 数字滤波器的窗函数设计法 | 第27-28页 |
| 3.2 FIR 滤波器设计方法比较 | 第28-31页 |
| 3.2.1 查找表法 | 第28页 |
| 3.2.2 分布式算法 | 第28-30页 |
| 3.2.3 正则有符号数法（CSD 编码算法） | 第30-31页 |
| 3.3 FIR 滤波器设计整体方案 | 第31页 |
| 3.4 FIR 滤波器的各模块设计 | 第31-41页 |
| 3.4.1 设计指标和参数提出 | 第32-33页 |
| 3.4.2 各模块设计及仿真 | 第33-41页 |
| 第四章 数据无损压缩的设计 | 第41-55页 |
| 4.1 数据压缩基本理论 | 第41-42页 |
| 4.1.1 数据压缩的性能指标 | 第41页 |
| 4.1.2 数据压缩的分类 | 第41-42页 |
| 4.2 数据压缩的常用算法 | 第42-44页 |
| 4.2.1 游程编码 | 第42页 |
| 4.2.2 霍夫曼编码 | 第42-43页 |
| 4.2.3 算术编码 | 第43页 |
| 4.2.4 LZW 编码 | 第43-44页 |
| 4.3 数据无损压缩设计方案 | 第44-47页 |
| 4.3.1 LZW 数据压缩的实现 | 第44-46页 |
| 4.3.2 LZW 算法压缩的硬件设计方案 | 第46-47页 |
| 4.4 硬件模块设计 | 第47-55页 |
| 4.4.1 前端缓存模块设计 | 第47页 |
| 4.4.2 字典建立与更新模块 | 第47-48页 |
| 4.4.3 状态机控制模块 | 第48-50页 |
| 4.4.4 其他模块设计 | 第50-55页 |
| 第五章 实验结果与分析 | 第55-59页 |
| 5.1 FIR 滤波器实现仿真 | 第55-57页 |
| 5.2 数据压缩器实现仿真 | 第57-59页 |
| 第六章 结论 | 第59-61页 |
| 参考文献 | 第61-65页 |
| 攻读学位期间所取得的相关科研成果 | 第65-67页 |
| 致谢 | 第67-68页 |
