| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 问题的研究背景——DDR3的信号完整性问题 | 第7页 |
| 1.2 DDR3面临的最大 SI 挑战——数据率和成本的矛盾 | 第7-8页 |
| 1.3 国内外研究情况及本文的工作 | 第8-9页 |
| 1.4 论文结构组织 | 第9-11页 |
| 第二章 I/O 信令的基本组件 | 第11-17页 |
| 2.1 信令拓扑 | 第11-12页 |
| 2.2 发送器 | 第12-15页 |
| 2.2.1 单端发送器与差分发送器 | 第13页 |
| 2.2.2 电压模发送器及电流模发送器 | 第13-14页 |
| 2.2.3 全电路模型及行为——驱动模型 | 第14-15页 |
| 2.3 接收器 | 第15-16页 |
| 2.3.1 片上端接匹配及片外端接匹配 | 第15页 |
| 2.3.2 单端端接匹配与双端端接匹配 | 第15-16页 |
| 2.4 互连 | 第16页 |
| 2.5 时令 | 第16-17页 |
| 第三章 PDA 及 DER 详细分析 | 第17-25页 |
| 3.1 PDA简述 | 第17-18页 |
| 3.2 PDA的局限性 | 第18-19页 |
| 3.3 PDA改进方法 | 第19-20页 |
| 3.4 DER简述 | 第20-22页 |
| 3.5 探究 DER的缺陷 | 第22-24页 |
| 3.5.1 例证 DER缺陷 | 第22-23页 |
| 3.5.2 DER缺陷内在原因分析 | 第23-24页 |
| 3.6 DER改进方向 | 第24-25页 |
| 第四章 MER 概述及 BTDS 详细设计 | 第25-43页 |
| 4.1 AMI 简介 | 第25-26页 |
| 4.2 MER简述 | 第26-30页 |
| 4.2.1 MER算法设计前的基础概念介绍 | 第26-28页 |
| 4.2.2 MER详细设计 | 第28-29页 |
| 4.2.3 BTDS（MER）阶数的确定 | 第29-30页 |
| 4.3 BTDS 详细设计 | 第30-41页 |
| 4.3.1 眼图 | 第30-32页 |
| 4.3.2 BTDS“求向量”之定起点 | 第32-33页 |
| 4.3.3 网表修改注意事项 | 第33-34页 |
| 4.3.4 BTDS 之“求向量” | 第34-37页 |
| 4.3.5 BTDS 之格子法“解向量” | 第37-41页 |
| 4.4 时钟——未来高速数字设计的难题 | 第41-43页 |
| 第五章 三种快速时域仿真技术的实验结果分析 | 第43-49页 |
| 5.1 BTDS_Tools简介 | 第43-44页 |
| 5.2 码型测试 | 第44-47页 |
| 5.3 结论总结 | 第47-49页 |
| 第六章 BTDS 应用示例 | 第49-55页 |
| 6.1 菊花链和 fly-by的 SI 分析 | 第49-51页 |
| 6.2 fly-by设计优化方案[19] | 第51-55页 |
| 第七章 总结与展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-62页 |
| 在读期间的研究成果 | 第62-63页 |