基于DSP+FPGA的被动声呐浮标硬件平台设计
| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题背景 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 DSP+FPGA结构介绍 | 第11-12页 |
| 1.4 本论文的主要内容 | 第12-13页 |
| 第2章 浮标参数设计及波束形成原理 | 第13-21页 |
| 2.1 概述 | 第13-14页 |
| 2.2 设计参数计算 | 第14页 |
| 2.3 波束形成原理 | 第14-15页 |
| 2.4 圆阵阵列模型 | 第15-17页 |
| 2.5 比幅法测向原理 | 第17-19页 |
| 2.6 本章小结 | 第19-21页 |
| 第3章 硬件平台的设计与实现 | 第21-35页 |
| 3.1 硬件电路总体设计 | 第21页 |
| 3.2 数字信号处理芯片选择 | 第21-24页 |
| 3.2.1 DSP介绍 | 第21-22页 |
| 3.2.2 FPGA介绍 | 第22-23页 |
| 3.2.3 DSP与FPGA通信接口的选择 | 第23-24页 |
| 3.3 模数转换电路设计 | 第24-25页 |
| 3.3.1 A/D转换器 | 第24页 |
| 3.3.2 ADC电路设计 | 第24-25页 |
| 3.4 串口电路设计 | 第25-26页 |
| 3.5 电源电路设计 | 第26-29页 |
| 3.6 SD卡控制器电路设计 | 第29页 |
| 3.7 复位电路 | 第29-30页 |
| 3.8 数字硬件电路整体布局 | 第30-31页 |
| 3.9 前放电路板设计 | 第31-34页 |
| 3.9.1 运放芯片选择 | 第32页 |
| 3.9.2 差分转单端电路 | 第32页 |
| 3.9.3 放大电路 | 第32页 |
| 3.9.4 可控增益放大电路 | 第32-33页 |
| 3.9.5 带通滤波设计 | 第33-34页 |
| 3.9.6 通道一致性调试 | 第34页 |
| 3.10 本章小结 | 第34-35页 |
| 第4章 系统软件设计 | 第35-53页 |
| 4.1 系统软件总体设计 | 第35-36页 |
| 4.2 DSP与FPGA软件设计流程概述 | 第36-38页 |
| 4.2.1 DSP软件设计流程概述 | 第37页 |
| 4.2.2 FPGA软件设计流程概述 | 第37-38页 |
| 4.3 ADS8568采集模块软件设计 | 第38-40页 |
| 4.4 DSP与FPGA数据传输设计 | 第40-47页 |
| 4.4.1 EMIFA接口介绍 | 第40-41页 |
| 4.4.2 FPGA端EMIFA驱动程序编写 | 第41-43页 |
| 4.4.3 DSP端EMIFA驱动程序编写 | 第43-47页 |
| 4.5 串口通信模块软件设计 | 第47-49页 |
| 4.6 SD卡存储软件设计 | 第49-50页 |
| 4.7 系统算法实现 | 第50-51页 |
| 4.8 本章小结 | 第51-53页 |
| 第5章 数字平台的调试与实验 | 第53-63页 |
| 5.1 A/D数据采集模块的调试 | 第53-54页 |
| 5.2 EMIFA接口设计 | 第54-55页 |
| 5.3 DSP端EMIFA软件测试 | 第55-56页 |
| 5.4 SD卡控制器测试 | 第56页 |
| 5.5 算法实现验证 | 第56-58页 |
| 5.6 水池实验 | 第58-60页 |
| 5.7 本章小结 | 第60-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 致谢 | 第68-69页 |
| 附录 | 第69页 |
