| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 引言 | 第6-17页 |
| 1.1 课题背景及意义 | 第6-7页 |
| 1.2 电视系统介绍 | 第7-8页 |
| 1.3 视频压缩编码技术及压缩标准简介 | 第8-13页 |
| 1.3.1 视频压缩编码技术简介 | 第8-10页 |
| 1.3.2 视频压缩标准简介 | 第10-13页 |
| 1.4 航天系统中引入压缩编码的意义 | 第13页 |
| 1.5 本文研究的目标、内容和创新点 | 第13-17页 |
| 1.5.1 研究目标及内容 | 第13-15页 |
| 1.5.2 全文结构 | 第15-17页 |
| 第二章 H.264编解码原理及核心技术 | 第17-33页 |
| 2.1 H.264的档次 | 第17页 |
| 2.2 H.264编解码器 | 第17-33页 |
| 2.2.1 H.264编码器 | 第17-18页 |
| 2.2.2 H.264解码器 | 第18-19页 |
| 2.2.3 H.264的核心技术 | 第19-33页 |
| 第三章 双幅图像编码器硬件系统设计 | 第33-43页 |
| 3.1 H.264视频编解码硬件方案的选择 | 第33页 |
| 3.2 硬件总体方案 | 第33-34页 |
| 3.3 H.264编、解码模块 | 第34-41页 |
| 3.3.1 接口定义 | 第34-35页 |
| 3.3.2 H.264编解码单元 | 第35-38页 |
| 3.3.3 模拟视频解码单元 | 第38-39页 |
| 3.3.4 模拟视频编码单元 | 第39-40页 |
| 3.3.5 电源转换单元 | 第40页 |
| 3.3.6 程序存储单元(flash) | 第40页 |
| 3.3.7 数据缓冲(SDRAM) | 第40-41页 |
| 3.3.8 FPGA接口单元 | 第41页 |
| 3.4 视频编码数据分复接模块 | 第41-43页 |
| 第四章 双幅图像编码器软件系统实现 | 第43-63页 |
| 4.1 DSP/BIOS软件架构 | 第43-49页 |
| 4.1.1 DSP/BIOS环境下的线程调度 | 第43-46页 |
| 4.1.2 DSP/BIOS环境下的数据通信 | 第46-48页 |
| 4.1.3 DSP/BIOS环境下的应用程序结构及开发过程 | 第48-49页 |
| 4.2 H.264编码软件 | 第49-57页 |
| 4.2.1 H.264编码软件所实现的功能 | 第49-51页 |
| 4.2.2 H.264编码软件的程序流程 | 第51-54页 |
| 4.2.3 H.264编码算法的移植 | 第54-57页 |
| 4.3 H.264解码软件 | 第57-63页 |
| 4.3.1 H.264解码软件所实现的功能 | 第57-59页 |
| 4.3.2 H.264解码软件的程序流程 | 第59-63页 |
| 第五章 双幅图像编码器调试过程及完成情况 | 第63-72页 |
| 5.1 调试情况 | 第63-69页 |
| 5.1.1 开机或复位无正常图像输出异常问题 | 第63-67页 |
| 5.1.2 单/双幅切换过程出现反应时间过长的异常问题 | 第67-69页 |
| 5.2 课题完成情况 | 第69-72页 |
| 参考文献 | 第72-73页 |
| 致谢 | 第73-74页 |