| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-20页 |
| 1.1 锁相环的原理 | 第9-14页 |
| 1.1.1 锁相环概念和基本结构 | 第9-10页 |
| 1.1.2 鉴频鉴相器(PFD) | 第10-11页 |
| 1.1.3 预分频器 | 第11-13页 |
| 1.1.4 振荡器/相位噪声 | 第13-14页 |
| 1.1.5 小数N分频锁相环 | 第14页 |
| 1.2 锁相环的历史背景及研究现状 | 第14-18页 |
| 1.2.1 锁相环发展的历史背景 | 第14-16页 |
| 1.2.2 锁相环国内外研究现状 | 第16-18页 |
| 1.3 论文研究内容及意义 | 第18页 |
| 1.4 论文组织结构 | 第18-20页 |
| 第二章 频率合成器硬件电路设计总体规划 | 第20-25页 |
| 2.1 整体规划及方案选择 | 第20-21页 |
| 2.2 设计电路模块划分 | 第21-25页 |
| 2.2.1 电源电路模块部分 | 第22-23页 |
| 2.2.2 锁相环电路模块部分 | 第23页 |
| 2.2.3 SPI串口通信模块和外部低通滤波器等外围电路部分 | 第23-25页 |
| 第三章 各电路模块设计思路及器件选型 | 第25-45页 |
| 3.1 锁相环模块的重要指标和设计思想 | 第25页 |
| 3.2 ADF4193芯片的基本性能和电路参数 | 第25-35页 |
| 3.2.1 ADF4193基本特点和功能概述 | 第25页 |
| 3.2.2 ADF4193基本功能框图 | 第25-26页 |
| 3.2.3 各引脚编号及定义 | 第26-27页 |
| 3.2.4 ADF4193基本电参数 | 第27-29页 |
| 3.2.5 ADF4193内部主要电路功能简述 | 第29-35页 |
| 3.3 其他关键器件的选型 | 第35-45页 |
| 3.3.1 VCO器件的设计选型 | 第35-37页 |
| 3.3.2 环路滤波器的参数选择 | 第37-40页 |
| 3.3.3 电源模块的选型 | 第40-42页 |
| 3.3.4 SPI串口通信部分设计思路和器件选型 | 第42-43页 |
| 3.3.5 输出信号的滤波器的选型 | 第43-45页 |
| 第四章 ADF4193锁相环电路原理图和PCB的绘制 | 第45-58页 |
| 4.1 ADF4193外围电路原理图实现 | 第45-52页 |
| 4.1.1 原理图及PCB绘制工具Cadence Allegro 16.3简介 | 第45页 |
| 4.1.2 整体原理图概述 | 第45-46页 |
| 4.1.3 ADF4193外围电路实现 | 第46-50页 |
| 4.1.4 电源电路设计 | 第50-52页 |
| 4.1.5 SPI数字电路设计 | 第52页 |
| 4.2 与原理图相关的PCB板实现 | 第52-53页 |
| 4.3 相关软件程序配置的实现 | 第53-58页 |
| 第五章 实际成品测试和数据分析 | 第58-65页 |
| 5.1 实际电路 | 第58页 |
| 5.2 电路调试主要过程 | 第58-59页 |
| 5.3 性能参数的测试 | 第59-62页 |
| 5.4 测试数据及调试分析 | 第62-64页 |
| 5.5 待改进问题及总结展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-67页 |
