基于FPGA的北斗卫星导航系统接收机基带信号处理器设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-11页 |
| 1.1 课题背景及其意义 | 第8-9页 |
| 1.2 BDS及其芯片的发展现状 | 第9-10页 |
| 1.3 本文的主要内容 | 第10-11页 |
| 2 BDS接收机原理 | 第11-28页 |
| 2.1 BDS信号分析 | 第11-15页 |
| 2.1.1 BDS信号的结构 | 第11-12页 |
| 2.1.2 BDS信号的载波 | 第12页 |
| 2.1.3 BDS信号的伪码 | 第12-14页 |
| 2.1.4 BDS信号的数据码 | 第14-15页 |
| 2.2 BDS接收机的定位原理 | 第15-19页 |
| 2.2.1 三维空间定位原理 | 第15-16页 |
| 2.2.2 BDS接收机伪距定位原理 | 第16-18页 |
| 2.2.3 BDS接收机伪距的测量 | 第18-19页 |
| 2.3 BDS接收机信号跟踪原理 | 第19-25页 |
| 2.3.1 码环 | 第19-21页 |
| 2.3.2 载波环 | 第21-23页 |
| 2.3.3 BDS接收机跟踪环路 | 第23-25页 |
| 2.4 BDS捕获原理 | 第25-27页 |
| 2.5 本章小结 | 第27-28页 |
| 3 BDS基带信号处理器的结构设计 | 第28-49页 |
| 3.1 硬件平台介绍 | 第28-29页 |
| 3.2 整体设计 | 第29-30页 |
| 3.3 外围模块 | 第30-32页 |
| 3.3.1 外围时钟模块 | 第30-31页 |
| 3.3.2 SPI配置模块 | 第31-32页 |
| 3.4 相关器模块 | 第32-48页 |
| 3.4.1 相关器时钟模块 | 第33-34页 |
| 3.4.2 重编码模块 | 第34-35页 |
| 3.4.3 控制模块 | 第35页 |
| 3.4.4 通道数据选择模块 | 第35页 |
| 3.4.5 译码器 | 第35-37页 |
| 3.4.6 DSP与FPGA的接口设计 | 第37-41页 |
| 3.4.7 UART通道模块 | 第41-42页 |
| 3.4.8 信号处理通道模块 | 第42-48页 |
| 3.5 双向口模块 | 第48页 |
| 3.6 本章小结 | 第48-49页 |
| 4 基带信号处理器仿真实现 | 第49-72页 |
| 4.1 软件平台的介绍 | 第49-50页 |
| 4.1.1 ISE介绍 | 第49-50页 |
| 4.1.2 ModelSim介绍 | 第50页 |
| 4.2 外围模块 | 第50-52页 |
| 4.2.1 外围模块的时钟发生器 | 第50-51页 |
| 4.2.2 SPI配置模块 | 第51-52页 |
| 4.3 相关器模块 | 第52-70页 |
| 4.3.1 时钟模块 | 第52-53页 |
| 4.3.2 重编码模块 | 第53页 |
| 4.3.3 控制模块 | 第53-54页 |
| 4.3.4 通道数据选择器 | 第54-55页 |
| 4.3.5 译码器 | 第55-56页 |
| 4.3.6 UART通道 | 第56页 |
| 4.3.7 信号处理通道 | 第56-69页 |
| 4.3.8 相关器整体仿真 | 第69-70页 |
| 4.4 双向口模块 | 第70-71页 |
| 4.5 本章小结 | 第71-72页 |
| 5 基带信号处理器调试与测试 | 第72-80页 |
| 5.1 调试工具介绍 | 第72-73页 |
| 5.1.1 ChipScope Pro介绍 | 第72页 |
| 5.1.2 ChipScope Pro调试原理 | 第72-73页 |
| 5.2 FPGA的约束 | 第73页 |
| 5.3 外围模块调试 | 第73页 |
| 5.4 相关器调试 | 第73-77页 |
| 5.4.1 重编码模块 | 第73-74页 |
| 5.4.2 控制模块 | 第74页 |
| 5.4.3 通道数据选择模块 | 第74页 |
| 5.4.4 译码器 | 第74-75页 |
| 5.4.5 信号处理通道调试 | 第75-77页 |
| 5.5 BDS接收机测试 | 第77-79页 |
| 5.5.1 高动态卫星导航信号模拟器介绍 | 第77-78页 |
| 5.5.2 模拟测试结果 | 第78-79页 |
| 5.6 本章小结 | 第79-80页 |
| 6 结论与展望 | 第80-82页 |
| 6.1 结论 | 第80页 |
| 6.2 展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-86页 |
