基于FPGA的多路数据采集模块设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 论文来源 | 第16-17页 |
| 1.2 器件的选择 | 第17-19页 |
| 1.2.1 A/D转换器的选择 | 第17-18页 |
| 1.2.2 FPGA选择 | 第18-19页 |
| 1.3 本论文作者所做工作 | 第19页 |
| 1.4 本文论文简介 | 第19-22页 |
| 第二章 模块设计基本原理 | 第22-34页 |
| 2.1 模块工作原理 | 第22-23页 |
| 2.2 连续时间信号的采样 | 第23-28页 |
| 2.2.1 信号的采样 | 第23-24页 |
| 2.2.2 过采样原理 | 第24-25页 |
| 2.2.3 量化噪声整形 | 第25-26页 |
| 2.2.4 Sigma-Delta调制器 | 第26-27页 |
| 2.2.5 数字抽取滤波器 | 第27-28页 |
| 2.3 FPGA技术 | 第28-30页 |
| 2.3.1 FPGA概述 | 第28-29页 |
| 2.3.2 FPGA基本结构 | 第29-30页 |
| 2.4 Quartus II软件应用 | 第30-32页 |
| 2.4.1 Quartus II综述 | 第30页 |
| 2.4.2 Verilog介绍 | 第30-31页 |
| 2.4.3 Quartus II软件设计流程 | 第31-32页 |
| 2.5 本章小结 | 第32-34页 |
| 第三章 数据采集模块 | 第34-50页 |
| 3.1 数据采集的基本工作原理 | 第34-36页 |
| 3.2 数据采集模块的数字运算 | 第36-39页 |
| 3.3 ADS1210的串行接口 | 第39-42页 |
| 3.3.1 复合指令 | 第39页 |
| 3.3.2 CS的作用 | 第39-40页 |
| 3.3.3 主/从模式 | 第40页 |
| 3.3.4 DSYNC信号的功能 | 第40-41页 |
| 3.3.5 双线、三线和多线型接口 | 第41页 |
| 3.3.6 I/O的恢复 | 第41页 |
| 3.3.7 串联接口时序 | 第41-42页 |
| 3.4 AD转换电路设计 | 第42-49页 |
| 3.4.1 输入预处理电路 | 第42-44页 |
| 3.4.2 ADS1210电路设计 | 第44-45页 |
| 3.4.3 ADS1210读写过程 | 第45-49页 |
| 3.5 本章小结 | 第49-50页 |
| 第四章 FPGA设计 | 第50-64页 |
| 4.1 ADS1210控制模块 | 第50-52页 |
| 4.2 时钟管理模块 | 第52-55页 |
| 4.3 双口RAM模块 | 第55-58页 |
| 4.4 串行接口模块 | 第58-60页 |
| 4.5 数据采集整体模块 | 第60-61页 |
| 4.6 编程配置模块 | 第61-63页 |
| 4.6.1 JTAG配置 | 第61-62页 |
| 4.6.2 AS配置 | 第62-63页 |
| 4.7 本章小结 | 第63-64页 |
| 第五章 模块验证 | 第64-76页 |
| 5.1 验证方法 | 第64页 |
| 5.2 验证过程 | 第64-65页 |
| 5.3 验证结果 | 第65-72页 |
| 5.3.1 0V电压测试 | 第65-67页 |
| 5.3.2 5V和-5V电压测试 | 第67-69页 |
| 5.3.3 2V和-2V电压测试 | 第69-72页 |
| 5.4 结论 | 第72-74页 |
| 5.5 本章小结 | 第74-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 总结 | 第76页 |
| 6.2 展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-84页 |
| 附录 | 第84-85页 |
