| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 研究背景和意义 | 第11-12页 |
| 1.2 国内外发展现状 | 第12-13页 |
| 1.3 论文研究的主要内容 | 第13页 |
| 1.4 本文结构及章节安排 | 第13-15页 |
| 第二章 频率合成器基础理论 | 第15-30页 |
| 2.1 频率合成器概述 | 第15-21页 |
| 2.1.1 直接模拟式频率合成器 | 第15-16页 |
| 2.1.2 直接数字式频率合成器 | 第16页 |
| 2.1.3 锁相环式频率合成器 | 第16-21页 |
| 2.2 Delta-sigma小数分频频率合成器基本电路模块 | 第21-29页 |
| 2.2.1 PFD和CP | 第21-24页 |
| 2.2.2 环路滤波器 | 第24-28页 |
| 2.2.3 压控振荡器 | 第28页 |
| 2.2.4 分频器 | 第28-29页 |
| 2.2.5 Delta-sigma调制器 | 第29页 |
| 2.3 本章小结 | 第29-30页 |
| 第三章 频率合成器的系统级分析和建模 | 第30-42页 |
| 3.1 频率合成器的环路稳定性分析和建模 | 第30-36页 |
| 3.2 系统级模块电路仿真 | 第36-38页 |
| 3.2.1 鉴频鉴相器建模 | 第36页 |
| 3.2.2 电荷泵建模 | 第36-37页 |
| 3.2.3 环路滤波器建模 | 第37页 |
| 3.2.4 压控振荡器建模 | 第37页 |
| 3.2.5 频率合成器建模 | 第37-38页 |
| 3.3 小数分频频率合成器系统噪声分析与建模 | 第38-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第四章 锁相环电路设计 | 第42-64页 |
| 4.1 鉴频鉴相器 | 第42-44页 |
| 4.2 电荷泵 | 第44-49页 |
| 4.3 环路滤波器 | 第49-50页 |
| 4.4 压控振荡器 | 第50-56页 |
| 4.5 分频器设计 | 第56-59页 |
| 4.5.1 分频器基本单元的设计 | 第56页 |
| 4.5.2 分频器结构选取 | 第56-59页 |
| 4.6 Delta-sigma调制器设计 | 第59-61页 |
| 4.7 锁相环频率合成器整体电路 | 第61-63页 |
| 4.8 本章小结 | 第63-64页 |
| 第五章 自动频率校正系统 | 第64-73页 |
| 5.1 自动频率校正的必要性 | 第64-65页 |
| 5.2 自动频率校正技术分类 | 第65-66页 |
| 5.3 一种快速锁定的开环自动频率校正频率合成器 | 第66-71页 |
| 5.3.1 自动频率校正的设计 | 第66-69页 |
| 5.3.2 自动频率校正的验证 | 第69-71页 |
| 5.4 频率合成器整体仿真结果 | 第71-72页 |
| 5.5 本章小结 | 第72-73页 |
| 第六章 小数分频频率合成器版图和封装测试 | 第73-89页 |
| 6.1 小数分频频率合成器版图 | 第73-80页 |
| 6.1.1 鉴频鉴相器版图 | 第73-74页 |
| 6.1.2 电荷泵版图 | 第74页 |
| 6.1.3 环路滤波器版图 | 第74-75页 |
| 6.1.4 压控振荡器版图 | 第75页 |
| 6.1.5 可编程分频器版图 | 第75-76页 |
| 6.1.6 Delta-sigma调制器版图 | 第76-77页 |
| 6.1.7 自动频率校正模块的版图 | 第77页 |
| 6.1.8 频率合成器整体版图 | 第77-80页 |
| 6.2 频率合成器芯片测试 | 第80-87页 |
| 6.2.1 PCB板的制作 | 第80-82页 |
| 6.2.2 芯片测试结果 | 第82-87页 |
| 6.3 芯片测试总结 | 第87-88页 |
| 6.4 本章小结 | 第88-89页 |
| 第七章 总结 | 第89-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-96页 |
| 攻读硕士学位期间取得的成果 | 第96-97页 |