| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-11页 |
| 1.3 论文结构安排 | 第11-13页 |
| 第2章 ASM信道技术特性 | 第13-27页 |
| 2.1 VDES总体架构 | 第13-15页 |
| 2.2 ASM信道技术指标 | 第15-16页 |
| 2.3 ASM信道调制算法研究 | 第16-22页 |
| 2.3.1 传统QPSK调试算法 | 第16-19页 |
| 2.3.2 π/4正交相移键控概述 | 第19页 |
| 2.3.3 π/4正交相移键控原理 | 第19-22页 |
| 2.4 数据包帧格式及编码 | 第22-24页 |
| 2.4.1 训练序列 | 第22-23页 |
| 2.4.2 信号信息 | 第23-24页 |
| 2.4.3 滚降因子 | 第24页 |
| 2.5 链路层结构 | 第24-26页 |
| 2.5.1 时隙结构 | 第24-25页 |
| 2.5.2 数据包比特结构 | 第25-26页 |
| 2.6 本章小结 | 第26-27页 |
| 第3章 偏移π/4正交相移键控调制解调器原理及架构 | 第27-39页 |
| 3.1 偏移π/4正交相移键控调制系统 | 第27-33页 |
| 3.1.1 π/4QPSK调制总体架构 | 第27-30页 |
| 3.1.2 数字控制振荡器原理结构 | 第30-32页 |
| 3.1.3 升余弦滚降滤波器原理 | 第32-33页 |
| 3.2 π/4正交相移键控解调系统架构 | 第33-36页 |
| 3.2.1 π/4QPSK解调总体架构 | 第33-34页 |
| 3.2.2 载波同步原理及架构 | 第34-36页 |
| 3.2.3 码元同步识别状态机 | 第36页 |
| 3.3 本章小结 | 第36-39页 |
| 第4章 基于FPGA的调制解调器的仿真与实现 | 第39-65页 |
| 4.1 FPGA调制器的仿真与实现 | 第39-55页 |
| 4.1.1 帧结构生成有限状态机 | 第40-42页 |
| 4.1.2 分组相位选择器模块 | 第42-44页 |
| 4.1.3 成形滤波器模块 | 第44-48页 |
| 4.1.4 NCO模块 | 第48-50页 |
| 4.1.5 树形乘法器混频模块 | 第50-53页 |
| 4.1.6 综合调制后频域仿真及实现波形 | 第53-55页 |
| 4.2 FPGA解调器的仿真与实现 | 第55-63页 |
| 4.2.1 科斯塔斯环路鉴相器模块 | 第55-57页 |
| 4.2.2 科斯塔斯环路滤波器模块 | 第57-59页 |
| 4.2.3 训练序列检测状态机模块 | 第59-61页 |
| 4.2.4 解调模块频域仿真波形 | 第61-63页 |
| 4.3 本章小结 | 第63-65页 |
| 第5章 基于Zynq的实时调试系统设计 | 第65-75页 |
| 5.1 Zynq系统简介 | 第65-67页 |
| 5.2 基于Zynq挂载式调试模块系统概述 | 第67页 |
| 5.3 模块整体架构 | 第67-69页 |
| 5.4 ARM处理器软件部分开发 | 第69-70页 |
| 5.5 FPGA部分结构与设计 | 第70-72页 |
| 5.5.1 系统整体架构 | 第70-71页 |
| 5.5.2 双显存切换结构 | 第71-72页 |
| 5.6 综合成果展示 | 第72-75页 |
| 结论与展望 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81页 |