| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 缩略词 | 第12-13页 |
| 第一章 绪论 | 第13-16页 |
| ·课题的研究意义 | 第13页 |
| ·课题的研究发展状况 | 第13-14页 |
| ·本文的主要研究工作和内容安排 | 第14-16页 |
| 第二章 乘法运算基础 | 第16-20页 |
| ·数值的表示方法 | 第16-17页 |
| ·二进制数表示方法 | 第16-17页 |
| ·冗余二进制数表示方法 | 第17页 |
| ·乘法器硬件实现步骤 | 第17页 |
| ·常见乘法器结构 | 第17-19页 |
| ·迭代乘法器 | 第18页 |
| ·线性并行阵列乘法器 | 第18-19页 |
| ·并行乘法器 | 第19页 |
| ·本章小结 | 第19-20页 |
| 第三章 Booth 算法研究 | 第20-26页 |
| ·Booth 算法 | 第20-21页 |
| ·2 阶 Booth 算法 | 第21-24页 |
| ·2 阶 Booth 算法原理 | 第21-22页 |
| ·2 阶 Booth 算法编解码电路 | 第22-24页 |
| ·高阶 Booth 算法 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第四章 压缩器的研究 | 第26-33页 |
| ·部分积压缩器构成单元 | 第26-29页 |
| ·3:2 压缩器 | 第26-27页 |
| ·4:2 压缩器 | 第27-28页 |
| ·反极性 4:2 压缩器 | 第28-29页 |
| ·部分积压缩树的结构 | 第29-32页 |
| ·Wallace 树 | 第29-30页 |
| ·Dadda 树 | 第30-31页 |
| ·平衡延时树 | 第31-32页 |
| ·倒置阶梯树 | 第32页 |
| ·本章小结 | 第32-33页 |
| 第五章 定点加法器的研究 | 第33-44页 |
| ·加法器运算原理 | 第33-34页 |
| ·经典加法器结构 | 第34-37页 |
| ·行波进位加法器 | 第34页 |
| ·进位跳跃加法器 | 第34-35页 |
| ·进位选择加法器 | 第35-36页 |
| ·超前进位加法器 | 第36-37页 |
| ·并行前缀加法器 | 第37-42页 |
| ·Kogge-Stone 树 | 第39页 |
| ·Brent-Kung 树 | 第39-40页 |
| ·Han-Carlson 树 | 第40页 |
| ·Sklansky 树 | 第40-41页 |
| ·Ling 加法器 | 第41-42页 |
| ·64 位基于 SK 优化结构的并行前缀/进位选择加法器 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 第六章 冗余二进制乘法器原理 | 第44-51页 |
| ·冗余二进制乘法器部分积的产生 | 第44-46页 |
| ·冗余二进制编码 | 第44页 |
| ·NB-RB 的转换 | 第44-45页 |
| ·错误修正 | 第45-46页 |
| ·冗余二进制部分积产生举例 | 第46页 |
| ·冗余二进制半加器和全加器 | 第46-48页 |
| ·冗余二进制半加器 | 第46-47页 |
| ·冗余二进制全加器 | 第47-48页 |
| ·RB-NB 的转换 | 第48-50页 |
| ·本章小结 | 第50-51页 |
| 第七章 冗余二进制乘法器的设计、验证、综合与实现 | 第51-61页 |
| ·冗余二进制乘法器及关键模块的设计与验证 | 第51-56页 |
| ·冗余二进制乘法器整体设计 | 第51-52页 |
| ·Booth 编码模块 | 第52-53页 |
| ·压缩器模块 | 第53-55页 |
| ·转换器模块 | 第55-56页 |
| ·冗余二进制乘法器的综合 | 第56-59页 |
| ·综合与综合策略 | 第56-58页 |
| ·综合结果 | 第58-59页 |
| ·版图实现 | 第59-60页 |
| ·Astro 简介 | 第59-60页 |
| ·版图实现 | 第60页 |
| ·本章小结 | 第60-61页 |
| 第八章 总结与展望 | 第61-63页 |
| ·全文总结 | 第61页 |
| ·工作展望 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-68页 |
| 在学期间的研究成果及发表的学术论文 | 第68页 |