| 摘要 | 第1-14页 |
| Abstract | 第14-16页 |
| 第一章 绪论 | 第16-28页 |
| ·研究背景与选题意义 | 第16-20页 |
| ·存储墙问题 | 第16-17页 |
| ·多核处理器对存储系统提出了更高的要求 | 第17-18页 |
| ·应对“存储墙”问题的传统解决方法 | 第18-20页 |
| ·存储级并行的提出 | 第20-21页 |
| ·研究内容与创新点 | 第21-25页 |
| ·研究内容 | 第21-24页 |
| ·主要工作和创新点 | 第24-25页 |
| ·论文结构 | 第25-28页 |
| 第二章 存储级并行与处理器微体系结构 | 第28-46页 |
| ·问题的提出 | 第28-29页 |
| ·存储级并行的几个基本问题 | 第29-33页 |
| ·存储级并行的定义 | 第29-30页 |
| ·存储级并行的研究范畴及几个基本概念 | 第30-32页 |
| ·存储级并行对程序执行性能的影响 | 第32页 |
| ·存储级并行的提升空间 | 第32-33页 |
| ·限制处理器存储级并行的主要因素 | 第33-34页 |
| ·指令流出队列和ROB 的大小 | 第33页 |
| ·串行化指令 | 第33页 |
| ·取指失效和分支预测失败 | 第33-34页 |
| ·Load 指令流出策略 | 第34页 |
| ·Cache 失效处理机制 | 第34页 |
| ·提高处理器存储级并行的技术 | 第34-45页 |
| ·扩展指令窗口 | 第35-38页 |
| ·数据预取与推测执行 | 第38-40页 |
| ·片上存储系统 | 第40-41页 |
| ·多线程处理器 | 第41-42页 |
| ·多核处理器 | 第42-45页 |
| ·小结 | 第45-46页 |
| 第三章 面向存储级并行的系统性能分析与建模 | 第46-70页 |
| ·MLP-CM：面向存储级并行的微处理器性能分析模型 | 第46-58页 |
| ·研究背景 | 第46-47页 |
| ·存储级并行处理器的性能分析 | 第47-54页 |
| ·模型验证 | 第54-58页 |
| ·MLP-MM：面向存储级并行的存储系统性能分析 | 第58-67页 |
| ·研究背景 | 第59-60页 |
| ·MHA 结构入口数目的分析 | 第60-63页 |
| ·实验设置 | 第63页 |
| ·高存储级并行对存储结构的需求 | 第63-67页 |
| ·小结 | 第67-70页 |
| 第四章 Runahead 执行指令流出优化方法 | 第70-84页 |
| ·背景介绍 | 第70-72页 |
| ·Runahead 执行 | 第70-71页 |
| ·相关工作 | 第71-72页 |
| ·Runahead 执行问题分析 | 第72-75页 |
| ·Runahead 执行的能耗问题 | 第72-74页 |
| ·Runahead 执行中的无效指令 | 第74-75页 |
| ·减少Runahead 执行中无效指令的方法 | 第75-77页 |
| ·减少浮点程序无效指令的方法 | 第75-76页 |
| ·减少整数程序无效指令的方法 | 第76页 |
| ·算法实现 | 第76-77页 |
| ·硬件开销 | 第77页 |
| ·实验结果与分析 | 第77-82页 |
| ·实验方法 | 第77-78页 |
| ·实验结果 | 第78-82页 |
| ·小结 | 第82-84页 |
| 第五章 面向存储级并行的多核处理器MHA 管理 | 第84-106页 |
| ·背景介绍 | 第85-87页 |
| ·共享Cache 划分 | 第85页 |
| ·存储器带宽管理 | 第85-86页 |
| ·Cache 失效处理器结构 | 第86-87页 |
| ·共享Cache 中MHA 的失效冲突调度 | 第87-91页 |
| ·MHA 对单核处理器存储级并行的提高 | 第87-88页 |
| ·多核处理器在MHA 中的存储级并行冲突 | 第88-90页 |
| ·MHA 冲突对系统产出率的影响 | 第90-91页 |
| ·MHA 冲突对系统公平性的影响 | 第91页 |
| ·支持存储级并行的MHA 调度算法 | 第91-98页 |
| ·当前Cache 失效请求组的生成 | 第91-92页 |
| ·存储级并行敏感的组内调度 | 第92-93页 |
| ·PGMHA 的实现 | 第93-97页 |
| ·调度示例 | 第97-98页 |
| ·实验结果 | 第98-103页 |
| ·实验平台介绍 | 第98页 |
| ·评价方法 | 第98-99页 |
| ·测试用例介绍 | 第99-100页 |
| ·实验结果 | 第100-103页 |
| ·小结 | 第103-106页 |
| 第六章 面向存储级并行的虚通道SDRAM 访存调度器研究 | 第106-124页 |
| ·研究背景 | 第106-110页 |
| ·DDR2 SDRAM 存储器 | 第107页 |
| ·SDRAM 访存操作时序要求 | 第107-109页 |
| ·访存调度基本限制 | 第109-110页 |
| ·存储级并行与存储器 | 第110-112页 |
| ·存储级并行与多体存储器 | 第110-111页 |
| ·高存储级并行处理器对存储器的需求 | 第111-112页 |
| ·面向存储级并行的虚通道访存调度器 | 第112-118页 |
| ·多体虚通道的基本思想 | 第112-113页 |
| ·基于虚通道的访存调度器结构 | 第113-114页 |
| ·基于索引虚通道的访存调度器 | 第114-115页 |
| ·LWT-RF 访存调度策略与防饿死机制 | 第115-116页 |
| ·调度算法实现 | 第116-118页 |
| ·LWT-RF 访存调度策略性能评测 | 第118-122页 |
| ·实验设置 | 第118-119页 |
| ·虚通道（存储体）数对调度时间的影响 | 第119-121页 |
| ·存储器的体数对高存储级并行处理器性能的影响 | 第121-122页 |
| ·小结 | 第122-124页 |
| 第七章 结论与展望 | 第124-126页 |
| ·论文工作的创新点和总结 | 第124-125页 |
| ·课题研究展望 | 第125-126页 |
| 致谢 | 第126-128页 |
| 参考文献 | 第128-138页 |
| 作者在学期间取得的学术成果 | 第138-139页 |
| 作者在学期间参加的科研项目 | 第139页 |