高性能嵌入式CPU旁路转换单元设计
| 致谢 | 第1-7页 |
| 摘要 | 第7-8页 |
| Abstract | 第8-10页 |
| 目录 | 第10-12页 |
| 图目录 | 第12-14页 |
| 表目录 | 第14-15页 |
| 1 绪论 | 第15-29页 |
| ·概述 | 第15页 |
| ·研究背景及意义 | 第15-17页 |
| ·国内外研究现状 | 第17-26页 |
| ·虚拟存储技术简介 | 第17-20页 |
| ·国内外研究现状 | 第20-26页 |
| ·论文研究基础 | 第26-27页 |
| ·研究内容及论文结构 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 2 内存管理单元概述 | 第29-45页 |
| ·内存管理单元简介 | 第29-31页 |
| ·旁路转换缓冲器简介 | 第31-35页 |
| ·TLB工作原理 | 第31-33页 |
| ·TLB组织结构 | 第33-34页 |
| ·TLB替换策略 | 第34-35页 |
| ·CKCORE嵌入式内存管理单元简介 | 第35-44页 |
| ·CKCORE内存管理单元体系结构 | 第35-37页 |
| ·地址空间设置 | 第37-38页 |
| ·协处理器MMU寄存器说明 | 第38-43页 |
| ·两级页表查询方式简介 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 3 基于连续页面归并回收的旁路转换技术研究 | 第45-59页 |
| ·旁路转换技术相关研究回顾 | 第45页 |
| ·程序行为分析 | 第45-48页 |
| ·MTLB表项替换次数及重用次数分析 | 第46-48页 |
| ·MTLB表项替换内容分析 | 第48页 |
| ·基于连续页面归并回收的旁路转换器 | 第48-58页 |
| ·页面回收RTLB结构 | 第48-49页 |
| ·连续页面归并回收技术 | 第49-52页 |
| ·RTLB替换策略 | 第52-54页 |
| ·实验与分析 | 第54-58页 |
| ·本章小结 | 第58-59页 |
| 4 基于连续页面合并以及缓存的硬件载入技术研究 | 第59-67页 |
| ·旁路转换单元载入技术简介 | 第59-60页 |
| ·基于连续页面合并以及缓存的硬件载入技术 | 第60-66页 |
| ·基于连续页面合并的硬件载入技术 | 第60-63页 |
| ·PTE基址缓存的硬件载入技术 | 第63-64页 |
| ·实验与分析 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 5 总结与展望 | 第67-69页 |
| ·论文研究工作总结 | 第67-68页 |
| ·今后工作展望 | 第68-69页 |
| 参考文献 | 第69-74页 |
| 作者简历 | 第74-75页 |
| 作者攻读硕士学位期间发表的论文 | 第75页 |
