高可靠性DSP+FPGA高清视频编码器优化设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7页 |
| ·课题研究的背景 | 第7-9页 |
| ·论文的主要研究内容 | 第9页 |
| ·论文的组织与安排 | 第9-11页 |
| 第二章 H.264/AVC 视频编码标准介绍 | 第11-25页 |
| ·H.264/AVC 视频编码标准概述 | 第11页 |
| ·H.264 编码器原理 | 第11-13页 |
| ·H.264 中的关键技术 | 第13-24页 |
| ·多模式帧内预测编码 | 第13-16页 |
| ·多模式帧间预测编码 | 第16-19页 |
| ·整数 DCT 变换和量化 | 第19-22页 |
| ·熵编码 | 第22-23页 |
| ·去块效应滤波 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 DSP+FPGA 结构的编码器设计 | 第25-37页 |
| ·TMS320C6415 DSP 芯片简介 | 第25-26页 |
| ·H.264 三大开源编码器介绍 | 第26页 |
| ·X264 编码器结构分析 | 第26-28页 |
| ·X264 编码器的移植及性能测试 | 第28-31页 |
| ·X264 编码器的移植 | 第28-30页 |
| ·编码器整体性能测试 | 第30-31页 |
| ·DSP+FPGA 结构的编码器设计 | 第31-36页 |
| ·编码器各模块时钟统计与分析 | 第31-32页 |
| ·DSP+FPGA 结构的编码器详细设计 | 第32-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 DSP+FPGA 结构的编码器优化 | 第37-63页 |
| ·DSP 与 FPGA 的接口分离 | 第37-38页 |
| ·编码器的初步精简 | 第38-45页 |
| ·编码器的代码精简 | 第39-41页 |
| ·编码器的逻辑结构的精简 | 第41-44页 |
| ·编码器的数据结构精简 | 第44-45页 |
| ·编码器的 C 语言程序优化 | 第45-47页 |
| ·编码器的编译器优化 | 第47-49页 |
| ·编码器基于 DSP CACHE 结构的优化 | 第49-61页 |
| ·DSP 两级 CACHE 工作原理 | 第49-51页 |
| ·L2 的最佳配置模式 | 第51-52页 |
| ·编码器基于 CACHE 的优化 | 第52-60页 |
| ·序列测试结果 | 第60-61页 |
| ·本章小结 | 第61-63页 |
| 第五章 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 研究成果 | 第69-70页 |
