安全车用微控制器地址部件与中断系统的设计与实现
| 摘要 | 第1-7页 |
| Abstract | 第7-15页 |
| 插图索引 | 第15-17页 |
| 附表索引 | 第17-19页 |
| 第1章 绪论 | 第19-28页 |
| ·研究背景与意义 | 第19-21页 |
| ·国内外研究现状 | 第21-24页 |
| ·本文的主要工作 | 第24-26页 |
| ·论文结构安排 | 第26-28页 |
| 第2章 微控制器内核概述 | 第28-39页 |
| ·CPU12 指令集 | 第28-29页 |
| ·微控制器内核结构 | 第29-34页 |
| ·内核总体结构 | 第29-30页 |
| ·地址部件概述 | 第30-32页 |
| ·中断部件概述 | 第32-33页 |
| ·硬件断点部件概述 | 第33-34页 |
| ·芯片开发流程与开发工具介绍 | 第34-38页 |
| ·小结 | 第38-39页 |
| 第3章 微控制器地址部件的设计 | 第39-58页 |
| ·数据通路与微指令设计 | 第39-42页 |
| ·数据通路设计 | 第39-40页 |
| ·微指令设计 | 第40-42页 |
| ·CPU12 指令集寻址模式分析 | 第42-45页 |
| ·地址产生器的设计 | 第45-48页 |
| ·地址生成算法 | 第45-46页 |
| ·地址产生器逻辑结构设计 | 第46-47页 |
| ·减少堆栈指令的执行周期 | 第47-48页 |
| ·存储器结构与选择器设计 | 第48-54页 |
| ·存储器结构设计 | 第48-51页 |
| ·存储器扩展 | 第51-52页 |
| ·存储单元选择器设计 | 第52-54页 |
| ·总线控制 | 第54-57页 |
| ·总线控制分析 | 第54-56页 |
| ·总线控制器设计 | 第56-57页 |
| ·小结 | 第57-58页 |
| 第4章 微控制器中断系统的设计 | 第58-71页 |
| ·中断部件的设计 | 第58-66页 |
| ·中断源概述 | 第58-59页 |
| ·中断向量与中断优先级设置 | 第59-61页 |
| ·中断部件逻辑电路设计 | 第61-65页 |
| ·中断测试 | 第65-66页 |
| ·硬件断点部件的设计 | 第66-69页 |
| ·断点的分类 | 第66页 |
| ·寄存器设计 | 第66-68页 |
| ·硬件断点部件逻辑电路设计 | 第68-69页 |
| ·小结 | 第69-71页 |
| 第5章 微控制器安全性的设计 | 第71-81页 |
| ·微控制器安全性概述 | 第71页 |
| ·PRESENT 算法介绍 | 第71-72页 |
| ·4 位 S-box 的分类 | 第72-73页 |
| ·数据加密模块的硬件结构 | 第73-76页 |
| ·结果比较与分析 | 第76-78页 |
| ·数据加密模块的设计 | 第78-79页 |
| ·小结 | 第79-81页 |
| 第6章 微控制器验证 | 第81-98页 |
| ·验证概述 | 第81-83页 |
| ·验证流程和策略 | 第83-86页 |
| ·系统级功能验证 | 第86-91页 |
| ·验证平台的搭建 | 第86页 |
| ·地址部件的验证 | 第86-89页 |
| ·中断部件的验证 | 第89-90页 |
| ·硬件断点部件的验证 | 第90-91页 |
| ·系统级门级验证 | 第91-92页 |
| ·FPGA 系统板级验证 | 第92-96页 |
| ·验证平台的搭建 | 第92-94页 |
| ·验证程序与过程 | 第94-96页 |
| ·微控制器性能分析与比较 | 第96-97页 |
| ·小结 | 第97-98页 |
| 结论 | 第98-103页 |
| 参考文献 | 第103-113页 |
| 致谢 | 第113-115页 |
| 附录 A 攻读硕士学位期间发表论文目录 | 第115-116页 |
| 附录 B 攻读硕士学位期间所参与的项目 | 第116页 |
