| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 绪论 | 第10-14页 |
| ·低功耗技术的研究背景和意义 | 第10-11页 |
| ·低功耗技术的研究现状 | 第11页 |
| ·低功耗优化方法 | 第11-12页 |
| ·论文的主要工作 | 第12-14页 |
| 2 数字集成电路低功耗优化技术 | 第14-36页 |
| ·影响功耗的因素 | 第14-17页 |
| ·数字集成电路功耗的来源 | 第14-15页 |
| ·数字集成电路降低功耗的基本途径 | 第15-17页 |
| ·数字集成电路的低功耗优化技术 | 第17-36页 |
| ·工艺级的低功耗优化技术 | 第17页 |
| ·电路级的低功耗优化技术 | 第17-19页 |
| ·版图级的低功耗优化技术 | 第19-20页 |
| ·逻辑门级的低功耗优化技术 | 第20-24页 |
| ·寄存器传输级的低功耗优化技术 | 第24-29页 |
| ·算法级的低功耗优化技术 | 第29-33页 |
| ·系统级的低功耗优化技术 | 第33-36页 |
| 3 实验平台的使用 | 第36-40页 |
| ·ModelSim工作平台 | 第36-37页 |
| ·Design Compiler工作平台 | 第37-38页 |
| ·Prime Power工作平台 | 第38-40页 |
| 4 数字集成电路低功耗设计EDA实现 | 第40-59页 |
| ·基于单元映射的低功耗设计EDA实现 | 第40-46页 |
| ·简单逻辑电路的单元映射优化 | 第40-43页 |
| ·基于TSMC 0.18um工艺的标准单元单元映射优化 | 第43-46页 |
| ·小结 | 第46页 |
| ·基于公因子提取的低功耗设计EDA实现 | 第46-50页 |
| ·简单逻辑电路的公因子提取优化 | 第46-50页 |
| ·小结 | 第50页 |
| ·基于门控时钟的低功耗设计EDA实现 | 第50-55页 |
| ·简单逻辑电路的门控时钟优化 | 第50-54页 |
| ·8051单片机电路的门控时钟优化 | 第54-55页 |
| ·小结 | 第55页 |
| ·代码风格低功耗设计EDA实现 | 第55-59页 |
| ·四位四路选择器的代码风格优化 | 第56-58页 |
| ·小结 | 第58-59页 |
| 5 低功耗设计在有限状态机中的应用 | 第59-64页 |
| ·采用独热码和格雷码编码的有限状态机的综合与优化 | 第60-62页 |
| ·采用独热码和格雷码编码的有限状态机的优化结果分析 | 第62-63页 |
| ·小结 | 第63-64页 |
| 6 结论 | 第64-66页 |
| 参考文献 | 第66-68页 |
| 附录A | 第68-70页 |
| 附录B | 第70-73页 |
| 附录C | 第73-75页 |
| 附录D | 第75-77页 |
| 附录E | 第77-80页 |
| 作者简历 | 第80-82页 |
| 学位论文数据集 | 第82页 |