8位CPU软核设计与应用研究
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-12页 |
| 1 引言 | 第12-14页 |
| ·SOC的特点 | 第12-13页 |
| ·8位CPU的SoC应用 | 第13页 |
| ·本论文的主要内容 | 第13-14页 |
| 2 SoC架构设计与IP复用 | 第14-30页 |
| ·SoC架构设计 | 第14-25页 |
| ·SoC的硬件结构 | 第14-22页 |
| ·SoC中的软件结构 | 第22-23页 |
| ·电子系统级(ESL)设计 | 第23-25页 |
| ·IP软核的设计 | 第25-30页 |
| ·软核的设计流程 | 第26页 |
| ·IP产品化 | 第26-28页 |
| ·IP标准化气 | 第28-30页 |
| 3 微处理器核的RTL级设计及验证 | 第30-54页 |
| ·RTL设计方法 | 第30-44页 |
| ·设计说明 | 第30页 |
| ·模块的划分 | 第30-31页 |
| ·设计的基本方法 | 第31-34页 |
| ·面向综合的编码 | 第34-43页 |
| ·其他的一些考虑 | 第43-44页 |
| ·微处理器的设计 | 第44-52页 |
| ·指令集 | 第44-47页 |
| ·数据通路的设计 | 第47-48页 |
| ·控制通路的设计 | 第48-51页 |
| ·两种典型的8位CPU结构 | 第51-52页 |
| ·微处理器IP核的验证 | 第52-54页 |
| ·测试平台的建立方法 | 第52-53页 |
| ·微处理器IP的测试平台的建立 | 第53-54页 |
| 4 逻辑综合 | 第54-71页 |
| ·逻辑综合的流程 | 第54-61页 |
| ·设定工艺库 | 第55页 |
| ·读入设计 | 第55-56页 |
| ·设定工作环境 | 第56-57页 |
| ·设置设计约束 | 第57-61页 |
| ·编译与优化设计 | 第61页 |
| ·结果分析与设计保存 | 第61页 |
| ·设计优化 | 第61-69页 |
| ·优化的目标 | 第61-62页 |
| ·优化的步骤 | 第62-64页 |
| ·编译策略的选择 | 第64-65页 |
| ·优化技巧 | 第65-69页 |
| ·结果分析 | 第69-71页 |
| ·分析设计问题 | 第69-70页 |
| ·分析时间问题 | 第70-71页 |
| 5 80C51软核的设计与应用 | 第71-91页 |
| ·80C51软核的分析与改进 | 第71-74页 |
| ·80C51的模块划分 | 第71-73页 |
| ·80C51软核的特点分析 | 第73页 |
| ·内部程序存储器的设计 | 第73-74页 |
| ·80C51软核的验证 | 第74-79页 |
| ·子模块的验证 | 第74-78页 |
| ·整体功能验证 | 第78-79页 |
| ·片上心率系统的设计 | 第79-83页 |
| ·开发流程 | 第79-80页 |
| ·功能描述与模块划分 | 第80-82页 |
| ·软件程序的开发 | 第82页 |
| ·外部程序存储器接口模块的设计 | 第82-83页 |
| ·时钟选择模块的设计 | 第83页 |
| ·片上心率系统的综合 | 第83-88页 |
| ·时钟的约束 | 第83页 |
| ·存储器的综合方法 | 第83-84页 |
| ·I/O Pad的加入 | 第84-85页 |
| ·编译策略的选择 | 第85页 |
| ·结果分析 | 第85-88页 |
| ·片上心率系统的验证 | 第88-91页 |
| ·功能仿真 | 第88-89页 |
| ·FPGA平台验证 | 第89页 |
| ·综合后仿真 | 第89-91页 |
| 6 结论 | 第91-92页 |
| 参考文献 | 第92-93页 |
| 附录 A | 第93-94页 |
| 附录 B | 第94-98页 |
| 附录 C | 第98-99页 |
| 作者简历 | 第99-101页 |
| 学位论文数据集 | 第101页 |
