基于NiosⅡ的嵌入式逻辑分析仪硬件系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·逻辑分析仪的产生 | 第8-9页 |
| ·逻辑分析仪的基本原理与技术指标 | 第9-10页 |
| ·逻辑分析仪的发展概况 | 第10-11页 |
| ·本课题研究内容 | 第11-12页 |
| 第二章 硬件系统总体设计 | 第12-22页 |
| ·硬件系统总体结构 | 第12-13页 |
| ·键盘及液晶显示屏 | 第13-17页 |
| ·键盘电路设计 | 第13-16页 |
| ·显示屏模块 | 第16-17页 |
| ·数据存储电路 | 第17-18页 |
| ·探头及触发电平产生电路 | 第18-20页 |
| ·电源电路 | 第20-22页 |
| 第三章 FPGA 设计 | 第22-48页 |
| ·可编程逻辑器件及设计软件介绍 | 第22-25页 |
| ·可编程逻辑器件介绍 | 第22-23页 |
| ·Cyclone 器件介绍 | 第23-24页 |
| ·QuartusⅡ开发环境介绍 | 第24-25页 |
| ·软核CPU 的定制 | 第25-26页 |
| ·中央控制模块 | 第26-30页 |
| ·译码及控制字锁存电路 | 第26-27页 |
| ·时钟产生电路 | 第27-29页 |
| ·系统状态及地址反馈 | 第29-30页 |
| ·数据采集模块 | 第30-35页 |
| ·数据采集方式 | 第30-31页 |
| ·数据采集电路 | 第31-34页 |
| ·数据总线控制 | 第34-35页 |
| ·触发与SRAM 控制电路 | 第35-41页 |
| ·触发条件判别 | 第35-38页 |
| ·延迟触发控制 | 第38-39页 |
| ·SRAM 读写控制 | 第39-40页 |
| ·SRAM 地址控制 | 第40-41页 |
| ·数据查找与比较电路 | 第41-48页 |
| ·数据查找模块 | 第41-44页 |
| ·数据比较模块 | 第44-48页 |
| 第四章 系统调试 | 第48-51页 |
| ·电路模块功能调试 | 第48-49页 |
| ·调试中发现的问题及改进方法 | 第49-51页 |
| 第五章 系统测试 | 第51-56页 |
| 第六章 结束语 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 研究成果 | 第60-61页 |
| 附录一 主板实物图 | 第61页 |
