高速网络接口卡DMA机制的研究与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题背景 | 第12-14页 |
| ·课题研究内容 | 第14页 |
| ·论文组织 | 第14-15页 |
| ·课题研究成果 | 第15-16页 |
| 第二章 DMA 机制工作原理 | 第16-23页 |
| ·基于描述符机制的DMA 通信 | 第16-19页 |
| ·描述符机制 | 第16-17页 |
| ·中断机制 | 第17-19页 |
| ·数据报文收发过程 | 第19-21页 |
| ·DMA 引擎状态控制 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 DMA 引擎建模和性能分析 | 第23-31页 |
| ·DMA 引擎性能分析模型 | 第23-25页 |
| ·DMA 引擎接收数据模型 | 第23-25页 |
| ·DMA 引擎发送数据模型 | 第25页 |
| ·DMA 引擎性能分析 | 第25-29页 |
| ·对高速DMA 引擎设计的指导 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 高速DMA 引擎设计与应用 | 第31-50页 |
| ·TOE 网络接口卡简介 | 第31-34页 |
| ·DMA 引擎硬件结构 | 第34-46页 |
| ·Cache 一致性问题 | 第46-47页 |
| ·接收活锁避免 | 第47-49页 |
| ·本章小结 | 第49-50页 |
| 第五章 性能测试及分析 | 第50-53页 |
| ·测试环境和工具 | 第50页 |
| ·DMA 引擎性能分析模型验证 | 第50-52页 |
| ·测试数据 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第六章 进一步工作 | 第53-57页 |
| ·DMA 引擎性能增强 | 第53-56页 |
| ·基于多队列描述符机制DMA 引擎原理 | 第53-55页 |
| ·基于多队列描述符机制DMA 引擎的中断机制 | 第55页 |
| ·基于多队列描述符机制DMA 引擎的设计 | 第55-56页 |
| ·DMA 引擎性能分析模型完善 | 第56页 |
| ·本章小结 | 第56-57页 |
| 第七章 总结和展望 | 第57-58页 |
| 致谢 | 第58-60页 |
| 作者在学期间取得的学术成果 | 第60-61页 |
| 参考文献 | 第61-62页 |
