| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| 1．1 课题背景 | 第7页 |
| 1．2 图像处理技术综述 | 第7-10页 |
| 1．3 基于 FPGA的图像处理的发展现状 | 第10-12页 |
| 1．4 本文的研究内容 | 第12-13页 |
| 第二章 FPGA设计综述 | 第13-20页 |
| 2．1 FPGA技术 | 第13-16页 |
| 2．1．1 FPGA的发展 | 第13-14页 |
| 2．1．2 FPGA的基本原理 | 第14-15页 |
| 2．1．3 FPGA的优点 | 第15-16页 |
| 2．2 ACEX1K器件 | 第16-17页 |
| 2．3 基于Quartus II的FPGA 设计流程 | 第17-20页 |
| 第三章 数字图像处理算法 | 第20-30页 |
| 3．1 方形窗 | 第20-21页 |
| 3．2 中值滤波 | 第21-22页 |
| 3．3 快速中值滤波 | 第22-24页 |
| 3．3．1 算法原理 | 第22-24页 |
| 3．3．2 算法分析 | 第24页 |
| 3．4 顺序滤波 | 第24-25页 |
| 3．5 数学形态学 | 第25-27页 |
| 3．5．1 二值形态学 | 第26页 |
| 3．5．2 灰度形态学 | 第26-27页 |
| 3．6 卷积运算 | 第27-29页 |
| 3．7 高斯滤波 | 第29-30页 |
| 第四章 基于 FPGA的图像处理算法实现 | 第30-65页 |
| 4．1 滤波器总体硬件设计方案 | 第30-31页 |
| 4．2 中值滤波的硬件实现 | 第31-42页 |
| 4．2．1 FIFO | 第31-33页 |
| 4．2．2 3x3方形窗生成模块 | 第33-36页 |
| 4．2．3 行列计数器模块 | 第36-38页 |
| 4．2．4 中值滤波算法模块 | 第38-42页 |
| 4．3 快速中值滤波的硬件实现 | 第42-47页 |
| 4．4 顺序滤波的硬件实现 | 第47-51页 |
| 4．5 灰度形态学算法的硬件实现 | 第51-54页 |
| 4．6 卷积运算的硬件实现 | 第54-59页 |
| 4．7 高斯滤波的硬件实现 | 第59-60页 |
| 4．8 性能分析 | 第60-65页 |
| 第五章 总结与展望 | 第65-67页 |
| 5．1 总结 | 第65页 |
| 5．2 展望 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 附录 | 第70-73页 |
| 致谢 | 第73页 |