AVS解码芯片外围接口设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-17页 |
| ·课题的背景及意义 | 第9-10页 |
| ·AVS 简介 | 第10-13页 |
| ·集成电路的发展 | 第13-16页 |
| ·本文的结构 | 第16-17页 |
| 2 AVS 解码系统的整体结构 | 第17-22页 |
| ·AVS 解码系统的整体结构 | 第17-21页 |
| ·本章总结 | 第21-22页 |
| 3 主机接口模块的设计 | 第22-36页 |
| ·PCI9054 芯片简介及整体开发环境 | 第22-24页 |
| ·PCI9054 Local 总线时序特点 | 第24-27页 |
| ·主机接口模块在系统中的位置 | 第27页 |
| ·主机接口模块总体设计结构 | 第27-35页 |
| ·本章小结 | 第35-36页 |
| 4 I2C 控制器设计 | 第36-39页 |
| ·I2C 协议简介 | 第36-37页 |
| ·I2C 总线主设备设计 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 5 系统控制模块 | 第39-43页 |
| ·时钟控制 | 第39-40页 |
| ·BIST 控制 | 第40-41页 |
| ·复位管理 | 第41-42页 |
| ·系统控制 | 第42页 |
| ·本章小结 | 第42-43页 |
| 6 芯片的可测试性设计 | 第43-54页 |
| ·可测试性设计基本原理 | 第43-44页 |
| ·内部扫描设计 | 第44-49页 |
| ·MemoryBIST 设计 | 第49-53页 |
| ·本章小结 | 第53-54页 |
| 7 AVS 芯片的物理实现 | 第54-59页 |
| ·前后端数据的交互 | 第54-55页 |
| ·布局规划 | 第55-56页 |
| ·电源规划 | 第56页 |
| ·布局 | 第56页 |
| ·时钟树综合 | 第56-57页 |
| ·布线 | 第57页 |
| ·生成GDSII | 第57页 |
| ·本章总结 | 第57-59页 |
| 8 芯片的测试与验证 | 第59-63页 |
| ·软件仿真平台 | 第59-60页 |
| ·硬件调试和验证平台 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 9 全文总结 | 第63-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-69页 |
| 附录1 作者在硕士期间的工作和发表的文章 | 第69-70页 |
| 附录2 AVS 解码芯片及测试板图片 | 第70页 |
