基于DLL的高频时钟产生电路的研究与实现
| 图目录 | 第1-8页 |
| 表目录 | 第8-9页 |
| 摘要 | 第9-10页 |
| Abstract | 第10-11页 |
| 第一章 绪论 | 第11-14页 |
| ·课题研究背景 | 第11页 |
| ·相关内容概述 | 第11-12页 |
| ·本文的主要研究内容 | 第12页 |
| ·本文结构 | 第12-14页 |
| 第二章 高频时钟产生电路的基本理论 | 第14-30页 |
| ·基于锁相环的高频时钟产生电路 | 第14-22页 |
| ·锁相环基本原理 | 第14-17页 |
| ·锁相环电路的相关数学推导 | 第17-20页 |
| ·PLL的特点和应用简介 | 第20-22页 |
| ·基于延迟锁定环的高频时钟产生电路 | 第22-25页 |
| ·DLL电路基本原理 | 第22-23页 |
| ·开环DLL和闭环DLL电路 | 第23-24页 |
| ·DLL在高频时钟产生电路中的应用 | 第24-25页 |
| ·相位抖动的概念 | 第25-27页 |
| ·噪声的来源与抑制方法 | 第27-30页 |
| 第三章 全数字高频时钟产生电路 | 第30-36页 |
| ·基于PLL的全数字高频时钟产生电路 | 第30-32页 |
| ·基于DLL的全数字高频时钟产生电路 | 第32-33页 |
| ·PLL系统和DLL系统的稳定性分析与比较 | 第33-36页 |
| 第四章 一种可控性更好的的数控延迟单元 | 第36-46页 |
| ·可控延迟单元的种类 | 第36-38页 |
| ·数控延迟单元的设计方法与性能分析 | 第38-41页 |
| ·本文提出的数控延迟单元的结构与设计方法 | 第41-46页 |
| 第五章 一种性能更优的低频到高频转换电路 | 第46-57页 |
| ·低频到高频时钟转换电路的作用 | 第46页 |
| ·FM电路的种类与性能分析 | 第46-49页 |
| ·本文所提出的FM电路的结构与设计方法 | 第49-57页 |
| 第六章 一种新的全数字高频时钟产生电路 | 第57-71页 |
| ·全数字高频时钟产生电路的结构 | 第58-59页 |
| ·数控延迟线的设计 | 第59-63页 |
| ·数控延迟线的结构与设计方法 | 第59-61页 |
| ·对数控延迟线线的SPICE模拟与结果分析 | 第61-63页 |
| ·FM电路的设计 | 第63-64页 |
| ·鉴相器的设计 | 第64-65页 |
| ·数字滤波器的设计 | 第65-66页 |
| ·缓冲级的设计 | 第66-67页 |
| ·全电路模拟与结果分析 | 第67-71页 |
| 第七章 结束语 | 第71-72页 |
| ·本文工作总结 | 第71页 |
| ·工作展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 攻读硕士期间发表的论文 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 附录A | 第77-84页 |
