| 第一章 绪论 | 第1-12页 |
| ·课题研究的意义 | 第9页 |
| ·国内外研究动态 | 第9-10页 |
| ·数字信号处理的发展动态 | 第9-10页 |
| ·FPGA 实现FIR 数字滤波器 | 第10页 |
| ·本课题研究方法和主要工作 | 第10-12页 |
| 第二章 FIR 数字滤波器实现结构及算法比较 | 第12-25页 |
| ·FIR 滤波器结构 | 第12-13页 |
| ·FIR 滤波器设计流程 | 第13页 |
| ·基于乘法器结构的 FIR 滤波器在 FPGA 上的实现结构 | 第13-17页 |
| ·基于乘累加 FIR 滤波器结构 | 第13-14页 |
| ·基于并行乘法器直接型 FIR 滤波器结构 | 第14-15页 |
| ·基于并行乘法器转置型 FIR 滤波器结构 | 第15页 |
| ·基于并行乘法器脉动型(systolic)FIR 滤波器结构 | 第15-16页 |
| ·基于乘法器的半并行(Semi-Parallel)FIR 滤波器结构 | 第16-17页 |
| ·三种并行结构比较 | 第17页 |
| ·基于分布式(DA)算法的 FIR 滤波器在 FPGA 上实现结构 | 第17-23页 |
| ·分布式算法原理 | 第17-19页 |
| ·改进的分布式算法 | 第19-21页 |
| ·位串分布式(SDA)算法 | 第21-22页 |
| ·并行分布式(PDA)算法 | 第22页 |
| ·串并结合的分布式算法 | 第22-23页 |
| ·分布式算法与基于乘法器结构的 FIR 滤波器实现比较 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 FPGA 技术及 XILINX VIRTEX IIFPGA 芯片 | 第25-35页 |
| ·FPGA 发展基本概况 | 第25-26页 |
| ·VIRTEX II 系列FPGA 结构及特点 | 第26-35页 |
| ·Virtex-II 系列 FPGA 概述 | 第26-27页 |
| ·Virtex-IIFPGA 的结构 | 第27-35页 |
| 第四章 基于 FPGA 的 FIR 滤波器设计 | 第35-48页 |
| ·4 阶FIR 滤波器设计 | 第35-45页 |
| ·加法器阵列的设计 | 第36-41页 |
| ·ROM 查找表阵列的设计 | 第41-45页 |
| ·4 阶FIR 滤波器设计综合 | 第45页 |
| ·高阶 FIR 滤波器设计 | 第45-47页 |
| ·8 阶FIR 滤波器设计 | 第45-46页 |
| ·高阶 FIR 滤波器设计 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第五章 256 阶的匹配滤波器设计实例 | 第48-56页 |
| ·系统要求 | 第48页 |
| ·匹配滤波器 | 第48-49页 |
| ·基于 FPGA 的匹配滤波器设计 | 第49-56页 |
| ·基于 FPGA 的4 阶 IQ 双通道 FIR 滤波器设计 | 第49-54页 |
| ·256 阶IQ 双通道滤波器设计 | 第54-55页 |
| ·256 阶匹配滤波器设计 | 第55-56页 |
| 第六章 设计仿真与验证 | 第56-62页 |
| ·时钟模块的功能仿真 | 第56-58页 |
| ·4 阶IQ 双通道滤波器设计仿真 | 第56页 |
| ·采用方法1 舍位的仿真 | 第56-57页 |
| ·采用方法2 舍位的仿真 | 第57-58页 |
| ·采用方法3 舍位的仿真 | 第58页 |
| ·256 阶匹配滤波器的设计仿真 | 第58-61页 |
| ·输入数据的获取与输出数据的处理 | 第59页 |
| ·采用方法1 舍位的仿真 | 第59-60页 |
| ·采用方法2 舍位的仿真 | 第60页 |
| ·采用方法3 舍位的仿真 | 第60-61页 |
| ·仿真图分析比较 | 第61页 |
| ·本章小结 | 第61-62页 |
| 总结与展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
