| 第1章 综述 | 第1-18页 |
| 1．1 课题研究的目的及意义 | 第9-10页 |
| 1．2 国内外研究现状及发展趋势 | 第10页 |
| 1．3 研究的主要内容 | 第10-16页 |
| 1 . 3 . 1信号模式的设计 | 第10-11页 |
| 1．3．2 控制板的设计 | 第11-13页 |
| 1．3．3 射频源的基本原理 | 第13-16页 |
| 1．4 本章小结 | 第16-18页 |
| 第2章 综合射频源频率综合器 | 第18-26页 |
| 2．1 序言 | 第18页 |
| 2．2 工作原理 | 第18-24页 |
| 2．2．1 射频源的组成及工作过程 | 第19-21页 |
| 2．2．2 射频源的各部分分析 | 第21-24页 |
| 2．3 本章小结 | 第24-26页 |
| 第3章 信号模式设计 | 第26-35页 |
| 3．1 序言 | 第26页 |
| 3．2 产生大量同频段假雷达信号使ESM系统信号处理器过载 | 第26-31页 |
| 3．2．1 信号的数学模型 | 第26-30页 |
| 3．2．2 效果及实现 | 第30-31页 |
| 3．3 产生特殊的假雷达信号 | 第31页 |
| 3．4 时域上产生大量随机假信号 | 第31-33页 |
| 3．5 发射准CW或超大时宽信号 | 第33页 |
| 3．6 本章小结 | 第33-35页 |
| 第4章 控制板的硬件设计 | 第35-51页 |
| 4．1 序言 | 第35页 |
| 4．2 TMS320C50的特性与外围电路 | 第35-39页 |
| 4．2．1 TMS320C50与EPROM的接口 | 第35-36页 |
| 4．2．2 TMS320C50的程序引导方式 | 第36-38页 |
| 4．2．3 复位电路和时钟电路 | 第38-39页 |
| 4．2．4 其它 | 第39页 |
| 4．3 CPLD接口 | 第39-44页 |
| 4．3．1 CPLD与C50的接口 | 第40-41页 |
| 4．3．2 CPLD与LCD的接口 | 第41-42页 |
| 4．3．3 CPLD与8255接口 | 第42-44页 |
| 4．4 电路板的抗噪声设计 | 第44-49页 |
| 4．4．1 电磁兼容的基本概念 | 第45-46页 |
| 4．4．2 PCB的电磁兼容设计 | 第46-47页 |
| 4．4．3 PCB的电路抗干扰措施 | 第47-49页 |
| 4．5 本章小结 | 第49-51页 |
| 第5章 控制板的软件设计 | 第51-69页 |
| 5．1 简介 | 第51页 |
| 5．2 寻址方式 | 第51-53页 |
| 5．3 COFF目标格式 | 第53-57页 |
| 5．4 UML介绍及系统的UML图 | 第57-67页 |
| 5．4．1 UML介绍 | 第57-58页 |
| 5．4．2 UML的基本模型图介绍 | 第58-59页 |
| 5．4．3 用例图 | 第59-60页 |
| 5．4．4 类图和包图 | 第60-63页 |
| 5．4．5 状态图和活动图 | 第63-65页 |
| 5．4．6 交互图 | 第65-67页 |
| 5．4．7 构件图和配置图 | 第67页 |
| 5．5 本章小结 | 第67-69页 |
| 第6章 实验 | 第69-72页 |
| 结论 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 攻读硕士学位期间发表的论文 | 第75-76页 |
| 致谢 | 第76-77页 |
| 附录A 控制板实物图 | 第77-78页 |
| 附录B 综合射频源频率综合器实物图 | 第78页 |