| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-7页 |
| 引言 | 第7页 |
| 第一章 数模混合的真随机数IP的模拟电路设计 | 第7-24页 |
| 第一节 基于混沌的真随即数发生器的设计原理 | 第7-9页 |
| 第二节 混沌表达的选取和随机数分布特性分析 | 第9-11页 |
| 第三节 真随机数发生器IP的模拟电路设计 | 第11-19页 |
| ·运算电路 | 第12-17页 |
| ·采样／保持电路 | 第17-18页 |
| ·抗饱和电路 | 第18-19页 |
| 第四节 真随机数发生器IP的模拟电路Hspice仿真 | 第19-20页 |
| 第五节 真随机数测试 | 第20-24页 |
| 第二章 数模混合的真随机数发生器IP的模拟电路设计流程 | 第24-28页 |
| 第三章 数模混合的真随机数发生器IP的数字电路设计 | 第28-36页 |
| 第一节 数模混合的真随机数发生器IP的系统结构 | 第28页 |
| 第二节 数模混合的真随机数发生器IP的数字电路设计 | 第28-36页 |
| 第四章 数模混合的真随机数发生器IP的数字电路设计流程 | 第36-72页 |
| 第一节 数字电路设计流程总论 | 第36页 |
| 第二节 数字电路前端设计流程 | 第36-39页 |
| ·系统级设计和SPEC制定 | 第36-39页 |
| ·硬件描述语言(Verilog／VHDL)的实现 | 第39页 |
| 第三节 数字电路后端设计流程 | 第39-72页 |
| ·综合 | 第40-53页 |
| ·布局 | 第53-55页 |
| ·布线 | 第55-70页 |
| ·静态时序分析 | 第70-71页 |
| ·DRC和LVS检查 | 第71-72页 |
| 第五章 数模混合的真随机数发生器IP的数模混合电路设计流程 | 第72-74页 |
| 第一节 数模混合仿真 | 第72页 |
| 第二节 数模电路的版图整合 | 第72-73页 |
| 第三节 数模混合寄生参数提取后的仿真(后仿真) | 第73-74页 |
| 总结 | 第74-75页 |
| 参考文献 | 第75-76页 |
| 作者在学期间发表和被录用的论文 | 第76-77页 |
| 致谢 | 第77页 |
